前言

在數字錄像、數字監控等領域內，人們通常只對場景內存在的物體運動感興趣。在這種情況下，需要對輸入的視頻信號進行預處理，識別場景中是否存在物體運動，也就是進行運動檢測，然后再決定是否做進一步的處理，例如錄像、報警等。對于錄像系統，通過運動檢測，能夠避免不必要的數字錄像，有效地減少系統所需存儲空間；同時可以加快檢索速度，提高資料有效性。對于監控系統，運動檢測是一種監視場景信息的有效手段。

1 控制器原理圖

控制器CPLD的設計及實現是運動檢測的核心部分，它需要對外圍的器件進行集中控制和處理。本文選用了Altera公司的CPLD EPM7128S84-15，采用VHDL作為硬件描述語言，但是所編寫的VHDL源程序既然適用于CPLD器件，又適用于FPGA器件。CPLD控制器設計框圖如圖1.1所示，控制器的整體結構大體上可分為圖像采集控制模塊、SRAM讀/寫控制、控制比較模塊等三個部分。

Fig1.1 System diagram

圖1.1 系統原理框圖

2 圖像采集與控制硬件部分

圖像采集部分選用了Philips公司的視頻A/D轉換芯片SAA7111A，SAA7111A是Philips公司推出的一款功能強大的視頻信號預處理芯片，最基本的功能是模／數轉換，輸出的是長寬比為4:3和16:9數字視頻信號，符合ITU601標準。在我國，通常采用的都是4:2：2采樣格式、PAL制式、長寬比為4:3的數字電視信號。

文中用到的CPLD是Altera公司的EPM7128SLC84-15，它具有128個宏單元、7.5ns的延時。SRAM芯片是ISSI公司的IS61C1024L-12，其容量為128K×8bit，具有10ns的延時。CPLD檢測到運動后，通過中斷，要求IME6400對信號做進一步處理。其系統結構圖如圖1.1所示。

SAA7111A輸出的是長寬比為4:3和16:9的數字視頻信號，輸出信號包括消隱期在內，每幀數據掃描625行，每行抽樣864個象素，因此總的分辨率是864×625。一幀數據分作奇偶兩場，從上一幀的624行到本幀的310行是奇場，其中上幀624行到本幀22行是奇場消隱期，從23行到310行是奇場有效行；從本幀311行到623行是偶場，其中311到335行是偶場消隱期，336到623行為偶場有效行。

在一幀圖像數據的采集過程中，最重要的就是對一幀圖像數據開始和結束時刻的判斷。在研究了SAA7111A所提供的同步信號（奇偶場標識信號）RTS0、場同步參考信號（VREF）、行同步參考信號（HREF）的時序關系的基礎上，用狀態機實現了對采集過程起止點的精確控制。RTS0信號的上升沿標識一幀新圖像的起點，VREF信號為高電平對應場圖像正程掃描時的有效像素行期間，在有效像素行期間，HREF信號為高電平對應像素有效采樣時間。只對一幀抽樣數據進行緩存，在對第二幀數據進行抽樣時讀取第一幀中與此刻抽樣的數據相對應的緩存數據，并將兩者進行比較，用一個計數器記錄比較結果，如果差值超過閾值，計數器加一，否則不加。當這個計數值超過某一個規定數值的時候，就認為輸入視頻數據中存在著物體運動。這樣做的好處是需要的緩存區較小，而且CPLD可以單獨對數據進行處理，提高運動檢測模塊的獨立性，運動檢測模塊可以單獨調試。

3 圖像采集控制軟件部分

系統中PAL制式下SAA7111A輸出的參考信號時序如圖1.2所示。其中LLC是像素時鐘信號，時鐘頻率為27MHZ，高電平表示輸出一像素點；HS為行同步信號，其上升沿表示行消隱期開始，下跳沿標志著新的一行采樣數據即將開始；VS為場同步信號，其上升沿表示場消隱期開始，下跳沿標志著新的一場采樣數據即將開始；RTS0為奇偶場標志信號，RTS0為高電平時，輸出奇數場采樣數據，RTS0為低電平時，輸出偶數場采樣數據。

Fig1.2 SAA7111A timing diagram

圖1.2 SAA7111A輸出的參考信號時序圖

系統中SAA7111A的初始設定為：一路模擬視頻信號輸入、自動增益控制、625行50Hz PAL制式、YUV4:2：2 （16bit）數字視頻信號輸出、設置默認的圖像對比度、亮度及飽和度。

讀/寫控制模塊的主要功能就是完成控制SRAM的讀寫。下面給出實現以上過程的一部分VHDL程序。

Sram_write_control process store_field valid spclk2 line_counter

begin

writing《=valid and spclk2 and spclk and store_field and line_counter0

end process

Sram_read_control process compare_field valid spclk2 line_counter

begin

reading《=valid and compare_field and spclk2 and line_counter0

end process

這兩個進程用于控制SRAM的讀寫信號，reading和writing正好和SRAM的讀寫信號反相。Valid變量指示當前輸入的行是否為需要采樣的有效行，spclk是象素數據同步脈沖，spclk2是它的二分頻，用于指示當前輸入數據是否為亮度分量Y。line_counter0=1表示奇數行。Store_field和compare_field分別指示本場數據是否需要保存或者需要比較。

update_data_bus process store_field valid ccd_data

begin

if store_field=’1’and valid=’1’then

data_sram《=ccd_data

else

data_sram《=”ZZZZZZZZ”

end if

end process

compare_data進程在抽樣的間隔（輸入為色度分量Cr或者Cb時）對前后兩次抽樣的數據進行比較，如果比較結果超過允許值，計數器pixels加1，否則不加。

motion_detect process pixels

begin

if pixels》max_pixels then

int0《=’1’

else

int0《=’0’

end if

end process

max_pixels是一個閾值，表示一幀數據中允許出現的不相等抽樣數據的最大數目，當計數器pixels超過max_pixels時，就認為檢測到了物體運動，CPLD將int0輸出管腳置高，向處理器請求中斷。這里max_pixels取600，它可以根據需要設置適當的值。

當然這種檢測方法本身也有不足之處，最主要的一點是實際檢測到的只是攝像頭前光線亮度的變化，不能智能地判斷引起這種變化的原因，也不能判別運動物體的形狀。另一方面，從實驗結果來看，有時候會出現誤判；當運動物體離攝像頭比較遠時，檢測的靈敏度也會降低，出現漏判。誤判和漏判是一對矛盾，在實際應用中需要根據實際情況反復調試，選出最佳的閾值，減少這兩種情況的發生。

4 結論

本文作者創新點是結合在系統可編程技術，采用CPLD/FPGA芯片EPM7128S84-15設計圖像采集與處理控制器。該設計目前正在我院安全防范監控系統中試用，效果良好。

責任編輯：gt