美國佐治亞理工學院（Georgia Institute of Technology）、韓國KAIST大學和Amkor Technology公司在“ISSCC 2012”上，共同發布了將277MHz驅動的64核處理器芯片以及容量為256KB的SRAM芯片三維層疊后構筑而成的處理器子系統“3D-MAPS：3D Massively Parallel Processor with Stacked Memory”（論文序號：10.6）。

　　64個處理器內核分別與4KB的SRAM（數據存儲器）三維連接，可通過最短的布線長度訪問存儲器。上下芯片將電路面相對，利用美國的三維IC技術開發公司Tezzaron Semiconductor擁有的芯片層疊技術，通過Face-to-Face（F2F）的銅鍵合工藝進行連接。在厚度為765μm的存儲器芯片上，層疊厚度僅為12μm的處理器芯片。連接上下芯片間的信號線以及電源線和接地線全都采用F2F鍵合。F2F鍵合約有5萬個，直徑為3.4μm，間距為5μm。而且，還針對上層處理器芯片的輸入輸出，采用了將處理器芯片上下貫通的硅通孔（TSV，Through Silicon Via）。TSV約有5萬個，直徑為1.2μm，間距為5μm。

　　據介紹，使用試制的子系統并行運行AES加密、動作檢測等共計8個應用時，實現了預期的內存帶寬（Memory Bandwidth）。以4W的耗電量實現了最大64GB/秒的內存帶寬。另外，在對數據存儲器進行讀寫試驗時證實，TSV以及F2F鍵合可以正常發揮作用。

　　此次試制的64核處理器芯片采用5段2路VLIW架構，利用美國GLOBALFOUNDRIES公司的130nm技術制造，芯片面積為25mm2。該處理器芯片配備約3300萬個晶體管。在1.5V電源電壓下工作，耗電量最大為6.3W。

　　在此次發布的雙芯片層疊型系統（“3D-MAPS V1”）中，TSV的應用僅限于處理器芯片的輸入輸出。目前正在開發新一代系統——將2枚128核處理器芯片（內置SRAM）和3枚DRAM芯片（每枚芯片的存儲器容量為64MB）共計5枚芯片三維層疊的子系統“3D-MAPS V2”。除了處理器芯片的輸入輸出外，3D-MAPS V2還計劃在處理器訪問DRAM時利用TSV。