1 引言

　　新型通信對抗裝備的偵察接收機多數通過軟件無線電技術實現，從而大大提高系統的靈活性。超高速A/D采樣器為實現完全數字化的軟件無線電技術提供可能，但也給后續數字信號處理器處理速度提出過高要求。因此，通信偵察接收機需先將數字化信號經專用數字下變頻器(DDC)完成信號的下變頻和抽樣處理，再傳送至主處理器進行信號處理和結果分析，這里選用HSP50214B作為專用數字下變頻器。

　　2 HSP50214B的內部結構

　　HSP50214B型可編程數字下變頻器可進一步降低數字信號的載波頻率，甚至降到基帶;該器件可對輸入的數字信號進行抽取，在允許限度內降低數據量，利于后續信號處理實時有效，且功能強大。

　　HSP50214B數字下變頻器的結構框圖如圖1所示。且功能模塊：

　　(1)輸入部分 其中電平檢測單元選取一定長度的數據，比較并積累該段數據的絕對值與預設置門限電平的誤差，該誤差積累量可由外部接口讀出，進行外部自動增益控制;

　　(2)載波數控振蕩器 該模塊輸出具有一定頻率和初始相位的正弦和余弦兩路信號，實現對輸入信號的正交混頻，產生I/Q通道數據;

　　(3)濾波抽取組 CIC級聯抽取器、HB濾波抽取組、255階FIR濾波器共同組成抽取/低通濾波器，實現低通濾波和數據抽取功能;重采樣數控振蕩器進行分數倍采樣的轉換，使整個抽取系統的輸出速率能夠滿足特殊場合的要求;

　　(4)增益控制部分 AGC環路為內部增益控制，通過檢測DDC幅度輸出和預設門限之間的誤差，對FIR濾波器的輸出進行增益調整，以提高小信號的增益并減少多級抽取造成的幅度衰減;

　　(5)坐標變換 直坐標到極坐標轉換器和數字鑒頻器共同完成對各類幅度調制、頻率調制和相位調制的解調;

　　(6)輸出部分 且有直接串行輸出、直接并行輸出和先入先出(FIFO)3種輸出方式，可提供同相分量、正交分量、瞬時幅度、瞬時相位和瞬時頻率等5種輸出數據類型，用戶可根據所需解調信號的調制方式選擇合適的輸出格式和方式。

　　(7)控制接口 通過接口數據總線C[7:0]、地址總線A[2:0]和讀/寫信號實現控制字及相應參數的寫入和內部寄存器內容及狀態信息的讀取。

　　3 數字解調模塊原理

　　偵察接收機中實現數字中頻濾波技術，數字下變頻器是關鍵部分，它將中頻信號搬移到基帶為后續信號處理做準備，并同其他器件構成數字解調模塊，圖2為其原理框圖。

　　中頻信號經放大器、帶通抗混疊濾波器、模擬AGC等預處理過程。再送至A/D采樣器進行中頻帶通采樣，采樣信號通過HSP50214B實現數字下變頻和抽取，同時利用HSP50210提取相干載波、碼元同步信號和載波跟蹤情況指示，實現載波同步和碼元同步，最后將抽取信號送至FPGA進行數字信號處理，解調輸出結果。整個模塊在FPGA的控制下實現數字下變頻、碼速變換、信道化、時鐘回恢復、解調、解擴等功能。HSP50210可編程數字科斯塔斯環專用電路，其時鐘處理速率達52 MHz;FPGA采用Xilinx公司的VIRrrEX4系列器件XC4VSX55實現其所有功能，該器件具有24 576個邏輯單元，內含豐富的存儲單元(共5 760 Kbit)，具有用于多種運算的IP核，特別適用于實現高速信號處理，其并行處理性能優于傳統的DSP處理器。

　　4 HSP50214B的電路設計及接口配置

　　同HSP50214B直接相連器件的主要有：AD9245、HSP50210和XC4VSX55。圖3為數字下變頻器HSP50214B的主要接口電路。

　　經前端預處理的模擬中頻信號(IF信號)傳送至A/D采樣器進行采樣。A/D采樣器采用AD9245，其輸出為14位，最高采樣速率可達80 MHz，輸入范圍大，功耗小，性價比較高。由于HSP50214B的輸入為14位，因此將AD9245的14位輸出接到HSP50214B的14位輸入即可。HSP50214B的CLKIN引腳與AD9245的時鐘相連。每個CLKIN信號到達就對其輸入數據采樣1次。CLKIN的時鐘信號可達65 MHz，PROCLK時鐘是混頻后的處理時鐘，最高不能超過CLKIN時鐘。

　　將HSP50214B設置為并行直接輸出模式，輸出的數據是I、Q兩路正交分量，16位并口OUTA [15:0]輸出同相分量，OUTB[15:0]輸出正交分量。由于HSP50210只有10位輸入，取HSP50214B的高10位輸出數據OUTA[15:6]、OUTB[15:6]分別接入HSP50210的輸入端口IIN[9:0]、QIN[9:0]。NSP50214B的DATARDY引腳與HSP50210的SYNC引腳相連，當OUTA端口有新的數據產生時，HSP50210響應DATARDY同步信號，分時并行接收數據，依次在下變頻器的OUTA和OUTB兩個輸出端處接收同相與正交分量。數據的讀取、寫入、寄存器選擇等控制信號通過FPGA電路控制，WR和RD用于控制其讀寫控制字的控制信號，通過FPGA的嵌入式PoweiPC發出并送入其端口：8位控制接口數據總線C[7:0]接P00～P07，3位寄存器地址線A[2:0]接P12～P10。

　　由于載波跟蹤誤差(COF)利用同步信號COFSYNC串行送至HSP50214B的載波數控振蕩器，碼元跟蹤誤差(SOF)利用同步信號SOFSYNC串行傳送至HSP50214B的重采樣數控振蕩器，所以HSP50214B和HSP50210必須采用統一時鐘才能保證同步傳送數據的可靠。AD9245、HSP50214B的CLKIN和PROCLK以及HSP50210的CLK引腳都接50 MHz的時鐘。系統對時序要求非常高，HSP50210反饋到HSP50214B的載波同步信號COF和碼元同步信號SOF以及它們的同步信號COFSYNC/SOFSYNC要有統一的時序，其信號送入的時序如圖4所示。

　　5 HSP50214B控制字的設計

　　模塊上電時，嵌入式PowerPC根據對應的初始化參數(輸入信號的波特率和模式)提取數據空間中的相應參數，再配合片選信號和讀寫控制信號，將參數分別寫入hSP50214B和HSP50210中。HSP50214B和HSP50210控制字的寫入流程是一致的，這里只詳細說明HSP50214B控制字的寫入過程。

　　HSP50214B共有256個32位的控制字寄存器，其偏移地址是000H～0FFH，控制字決定各功能模塊的參數設置，如載波中心頻率、濾波器階數、255階FIR濾波器系數、抽取因子、輸出格式與方式的選擇等。用戶通過控制接口可寫入控制字，也可讀取某些內部寄存器的內容及狀態信息，如電平檢測是否完成等。HSP50214B內有5個保持寄存器，其的內容由地址線A[2:0]和數據線C[7:0]決定。HSP50214B的控制字都是32位，每次只能通過數據線接口C[7:0]寫入8位控制字，需通過地址線A(2:0)選擇寫入控制字的高低位，連續寫4次。圖5為其加載時序。

　　對控制字寫操作的步驟為：

　　(1)按照字節由低到高的順序，把32位控制字分為4組，每組8位數據，在每次寫選通信號的上升沿到來時，依次把4組數據裝載到HSP50214B主控制器的相應位，對應的地址用二進制表示，分別為：000，001，010，011(000：保持寄存器1;001：保持寄存器2;0lO：保持寄存器3;01l：保持寄存器4);

　　(2)在寫選通()信號的第5個上升沿到來時，將主控制器中接收的數據裝入目標寄存器中并鎖存，此時，裝載目標寄存器的地址到100，即A(2:0)=100;

　　(3)寫完1個控制字后，必須等待4個處理時鐘才能寫下一個控制字，以保證數據裝載成功，因為只有控制字被正確寫入，HSP50214B參數選擇合理，解調的信號才不會產生嚴重失真。

　　6 測試分析

　　實際應用中，可根據偵察接收機接收信號類型的需求設置各寄存器的參數，包括CIC、AGC、串并口、輸出格式、濾波器的系數等，實現靈活的下變頻設置，可對不同調制方式信號實現靈活解調分析，具有適應性強、軟件升級方便等優點。經硬件仿真測試，所得結果符合理論計算值，對輸入BPSK和QPSK通信信號解調誤碼率都非常低，可滿足高端偵察接收機高性能信號處理的要求。

　　7 結束語

　　HSP50214B數字下變頻器具有結構的開放性、軟件的可編程性以及功能的多樣性等特點，在軍事和民用數字接收機中都有巨大的應用潛力，該器件可使接收機系統具有良好的靈活性及可擴展性。