在數字電路中，移位寄存器（英語：shift register）是一種在若干相同時間脈沖下工作的以觸發器為基礎的器件，數據以并行或串行的方式輸入到該器件中，然后每個時間脈沖依次向左或右移動一個比特，在輸出端進行輸出。這種移位寄存器是一維的，事實上還有多維的移位寄存器，即輸入、輸出的數據本身就是一些列位。實現這種多維移位寄存器的方法可以是將幾個具有相同位數的移位寄存器并聯起來。

　　移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移，數據既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。

　　移位寄存器工作原理_4位移位寄存器工作原理_4位雙向移位寄存器74LS194邏輯電路和圖形符號----移位寄存器原理

　　移位寄存器不僅能寄存數據，而且能在時鐘信號的作用下使其中的數據依次左移或右移。四位移位寄存器的原理圖如圖所示。F0、F1、F2、F3是四個邊沿觸發的D觸發器，每個觸發器的輸出端Q接到右邊一個觸發器的輸入端D。因為從時鐘信號CP的上升沿加到觸發器上開始到輸出端新狀態穩定地建立起來有一段延遲時間，所以當時鐘信號同時加到四個觸發器上時，每個觸發器接收的都是左邊一個觸發器中原來的數據（F0接收的輸入數據D1）。寄存器中的數據依次右移一位。

　　移位寄存器工作原理_4位移位寄存器工作原理_4位雙向移位寄存器74LS194邏輯電路和圖形符號----由JK觸發器組成的4位移位寄存器工作原理

　　移位寄存器不僅有存放數碼而且有移位的功能。所謂移位，就是每當來一位移位脈沖（時鐘脈沖），觸發器的狀態便向右或向左移動一位，也就是指寄存的數碼可以在移位脈沖的控制下依次進行移位。移位寄存器在計算機中應用廣泛。

　　圖1所示是由JK觸發器組成的4位移位寄存器。接成D觸發器，數碼由D端輸入。設寄存的二進制數為1011，按移位脈沖（即時鐘脈沖）的工作節拍從高位到低位依次串行送至D端。工作之初先清零。首先，第一個移位脈沖的下降沿來到時使觸發器翻轉，，其他保持0態。接著，第二個移位脈沖的下降沿來到時使和同時翻轉，由于的J端為1，的J端為0，所以，，和仍為0。以后過程見表1，移位一次，存入一個新數碼，直到第4個脈沖的下降沿來時，存數結束。這時，可以從4個觸發器的Q端得到并行的數碼輸出。

　　圖1 由JK觸發器組成的4位移位寄存器

　　表1 移位寄存器的狀態表

　　移位寄存器工作原理_4位移位寄存器工作原理_4位雙向移位寄存器74LS194邏輯電路和圖形符號----由D觸發器組成的4位移位寄存器_4位雙向移位寄存器74LS194邏輯電路和圖形符號

　　移位寄存器不但可以寄存數碼，而且在移位脈沖作用下，寄存器中的數碼可根據需要向左或向右移動。移位寄存器也是數字系統和計算機中應用很廣泛的基本邏輯部件。

　　圖1所示電路是由邊沿D觸發器組成的4位移位寄存器。

　　由圖1可知，由第一個D觸發器FF0的輸入端接收輸入信號，其余的每個觸發器的輸入端均與前一個觸發器的輸出端相連。各觸發器的時鐘脈沖控制端與同一個時鐘脈沖CP信號相連，因此各觸發器的觸發時刻相同，都是CP脈沖的上升沿。

　　下面以4位二進制代碼1101為例，說明圖1所示移位寄存器的寄存過程。

　　二進制代碼1101以串行的方式從串行輸入端DI依次輸入。設各觸發器的初始狀態為零，即Q3Q2Q1Q0=0000。

　　圖1 由D觸發器組成的4位移位寄存器

　　首先，將第一個二進制碼“1”輸入串行輸入端DI。當移位脈沖CP的第一個上升沿到達時，個觸發器將各自的輸入端狀態傳輸到輸出端。由于從CP脈沖的上升沿到達開始到各觸發器次態的建立需要一段傳輸延時時間，因此當CP脈沖的上升沿同時作用于各觸發器時，各觸發器輸入端的狀態還沒有改變。于是FF3按Q2原來的狀態觸發，FF2按Q1原來的狀態觸發，FF1按Q0原來的狀態觸發，FF0按串行輸入端D1的狀態觸發。因此，當CP的第一個上升沿到達后，各觸發器的狀態變為Q3Q2Q1Q0=0001。

　　同理，將第二個二進制數碼“1”送入串行輸入端D1，當CP的第二個上升沿到達時，各觸發器的狀態變為Q3Q2Q1Q0=0011。以此類推，當第4個移位脈沖過后，將這4個二進制代碼儲存到了4個觸發器的輸入端Q3Q2Q1Q0=1101。

　　移位數據寄存情況如表1所示。也可以用波形圖的形式表示移位寄存器的數據寄存情況，如圖2所示。

　　圖2 圖1電路的波形圖

　　從圖6-5-3所示的波形圖可以看出，經過4個CP脈沖后，串行輸入的4位二進制代碼全部已入了移位寄存器中，同時可以從4個觸發器的輸出端同時輸出這4為二進制代碼。如果繼續加入4個CP脈沖，則可以從串行輸入-并行輸出和串行輸出入-串行輸出。由于在移位脈沖的作用下，二進制代碼在移位寄存器中依次右移，所以又稱為右移移位寄存器。當移位寄存器的電路實現的是在移位脈沖的作用下，二進制代碼在移位寄存器中依次左移，這種寄存器稱為左移移位寄存器。

　　為了便于擴展移位寄存器的功能和增加使用的靈活性，在定型生產的移位寄存器集成電路上有的又附加了左移、右移控制，并行數據輸入、保持、異步置零（復位）等功能。圖3所示為4位雙向移位寄存器74LS194的邏輯電路和圖形符號。

　　圖3（a） 邏輯圖圖3（b） 圖形符號

　　由圖3所示，雙向移位寄存器74LS194由4個RS觸發器和輸入控制電路組成。DIR為數據右移串行輸入端，DIL為數據左移串行輸入端，D0～D3為數據并行輸入端，Q0～Q3為數據并行輸出端，同時Q3還可以作為數據串行輸出端，CP為移位脈沖控制端為清零端，移位寄存器正常工作時該端置“1”，S0、S1為雙向移位寄存器的工作狀態控制端。

　　74LS194既可以實現串行輸入，也可以并行輸入；既可以實現串行輸出，也可以并行輸出，在串行寄存方式中，既可以實現右移寄存，也可以實現左移寄存，還可以保持數據不變。74LS194雙向移位寄存器的這些工作狀態都是由控制端S0、S1實現的，如表1所示。表1稱為74S194的邏輯功能表。

　　當S1=S0=0時，移位寄存器處于數據保持狀態。此時不論輸入端和移位脈沖輸入端有何變化，移位寄存器各輸出端的狀態保持不變。

　　當S1=0，S0=1時，移位寄存器保持右移寄存狀態。隨著位移脈沖的到來，右移串行輸入端DIR的數據依次寄存到寄存器中，并且移位寄存器中的數據依次右移。

　　當S1=1，S0=0時，移位寄存器處于左移寄存狀態。隨著移位脈沖的到來，左移串行輸入端DIL的數據依次寄存到寄存器中，并且移位寄存器中的數據依次左移。

　　當S1=1，S0=1時，位移寄存器處于并行輸入寄存狀態。此時串行輸入端的數據不起任何作用。當移位脈沖CP來一個脈沖時，寄存器將并行輸入端D0～D3的數據并行輸入到并行輸出端Q0～Q3。

　　例1 用兩片4位雙向移位寄存器74LS194接成一個8位雙向移位寄存器。

　　解 所要涉及的8位雙向移位寄存器需要完成8位二制數據的寄存，因此需要由兩片4位雙向移位寄存器74LS194組成。同時，8位雙向移位寄存器應具備4位雙向移位寄存器所有的邏輯功能，即能實現并行輸入、左移寄存、右移寄存、數據保持和異步清零等功能。

　　如圖4所示，通過分析，將兩片4位雙向移位寄存器的輸入和輸出同時作為8位雙向移位寄存器的輸入和輸出。將74LS194（I）的右移串行輸入端作為8位雙向移位寄存器的右移串行輸入端，同時將74LS194（I）的串行輸出端與右側74LS194（II）的右移串行輸入端相連。同樣，將74LS194（II）的左移輸入端作為8位雙向移位寄存器的左移串行輸出端，同時將74LS194（II）的串行輸出端與74LS194（I）的左移串行輸入端相連。將兩片4位雙向移位寄存器的移位脈沖輸入端、清零端和工作狀態輸入端分別相連。這樣，就實現了用兩片4位雙向移位寄存器74LS19474LS194接成一個8位雙向移位寄存器。

　　圖4 例1的電路圖

　　移位寄存器相關文章：

　　移位寄存器怎么用_如何使用移位寄存器_移位寄存器的用途

　　移位寄存器的特點_移位寄存器工作原理

　　移位寄存器實驗報告_移位寄存器原理