條件

1. Cortex-A72 配置為針對 UC 逐出傳輸事務不發送任何數據。這是通過將 L2ACTLR[14] 設置為 1b0 來實現的。該位的默認值為 1'b1。
2. Cortex-A72 配置為向外部推送無數據逐出傳輸事務。這是通過將 L2ACTLR[3] 設置為 1b0 來實現的。該位的默認值為 1b1。
3. Cortex-A72 針對處于 UC 狀態的緩存行發出無數據逐出傳輸事務（即 SnpClean、SnpShared 或 SnpUnique 傳輸事務）。
4. Cortex-A72 發出逐出傳輸事務，并等待來自互連對象的完成響應 (COMP)。
5. 互連對象發出 COMP，隨后又向同一緩存行地址發出嗅探請求。
6. 由于互連中存在爭用條件，Cortex-A72 先接收到嗅探請求，后接收到 COMP。

解決方案

影響：

如果滿足上述條件，則可能發生數據損壞。

變通方法：

有多種變通方法可選：

選項 1：

將 Cortex-A72 配置為針對 UC 逐出傳輸事務發送數據。這可通過將 L2ACTLR[14] 設置為 1b1 來實現。

選項 2：

將 Cortex-A72 配置為禁止向外部推送清除 (Clean) 或逐出 (Evict) 傳輸事務。

這可通過將 L2ACTLR[3] 設置為 1b1 來實現。

受影響的配置：

具有 Arm Cortex-A72 (APU) 的所有 Versal 器件。

解決方案：

請參閱此第三方勘誤表 (Arm, Inc. 854172)。

審核編輯 黃昊宇