在寬帶隙半導體開關的新時代，器件類型的選擇包括SiC MOSFET 和 GaN HEMT 單元，它們都具有自己的特性并聲稱具有最佳性能。然而，兩者都不是理想的開關，因為這兩種器件類型在某些領域都有局限性，特別是在它們的柵極驅動要求和“第三象限”操作方面。

SiC FET 是另一種選擇

不過，還有另一種選擇；UnitedSiC FET 是 SiC JFET 和低壓 Si MOSFET 的共源共柵組合，它產生的器件具有 SiC 的所有速度，并利用 SiC 的最低傳導損耗優勢，但具有簡單的柵極驅動和快速、低用于第三象限傳導的損耗體二極管（圖 1）。

圖 1：SiC FET — SiC JFET 和 Si MOSFET 的共源共柵

SiC FET 速度極快，邊緣速率為 50 V/ns 或更高，這對于最大限度地減少開關損耗非常有用，但由此產生的 di/dt 可能達到每納秒數安培。這會通過封裝和電路電感產生高電平的電壓過沖和隨后的振鈴。在這些電流變化率下，簡單的分析告訴我們，即使是幾十納亨也能產生數百伏的過沖（來自E = – L ( di / dt )）。最小化這種雜散電感對于快速開關 WBG 器件至關重要；然而，這在實際布局中很難實現，這些布局必須在高壓組件之間實現安全間隙，并且使用更大的半導體封裝以獲得更好的熱性能。

過沖風險超過設備的額定電壓并增加組件的長期應力，但快速邊緣也會引起絕緣擊穿并傾向于產生更多的 EMI，需要更大、更昂貴和更高損耗的濾波器。因此，實際電路通常故意降低這些類型的快速開關的邊緣速率，允許使用具有更好傳導損耗和更小的濾波器的低壓器件，從而抵消略高的開關損耗。

減慢開關邊沿可減少過沖和 EMI

有兩種常見的方法可以減慢開關邊沿：增加柵極電阻和在器件的漏源極端子上使用緩沖器。

增加柵極電阻確實會降低 dV/dt，從而減少過沖，但對隨后的漏極電壓振鈴幾乎沒有影響。柵極電阻的減速效應取決于器件的總柵極電荷，而后者又取決于諸如柵極-源極電容和“米勒”效應等參數，該效應表現為隨著器件切換而變化的柵極-漏極電容。開啟和關閉延遲可以通過使用兩個帶二極管控制的柵極電阻器單獨控制，但整體效果很難在所有工作條件下優化條件。此外，增加柵極電阻會導致柵極驅動波形延遲，這在高頻下可能會出現問題。

相比之下，簡單的 Rs-Cs 緩沖器可以通過有效地向開關的漏極增加電容來降低 dV/dt。另一個效果是電壓上升和關斷時電流下降之間的重疊減少了，因為一些電流被轉移到充電 Cs 中，從而降低了器件的開關損耗。當開關打開時，電容器放電電流必須受到限制，因此串聯添加一個電阻器，它還可以在設備關閉時抑制振鈴。缺點是電阻在此過程中不可避免地會耗散一些功率，并且在一定程度上抵消了半導體中開關效率的增益。

緩沖器可以是低損耗解決方案

UnitedSiC是 SiC FET 技術的領導者，其所做的工作表明，與增加柵極電阻相比，只需要一個帶有相應低功率電阻的非常小的緩沖電容器即可實現對 dV/dt、過沖和振鈴的更有效控制獨自的。當小型器件緩沖器與隨后可以使用的較低 Rg 結合使用時，結果是整體損耗更低，波形更清晰。這種方法適用于 UnitedSiC 的 FET 和傳統的 SiC MOSFET。圖 2 中比較了具有 200 pF/10 Ω 緩沖器的器件（左）和添加了 5 Ω 柵極電阻器的器件（右）之間的振鈴和 dV/dt。雖然兩種方法都類似地調整到相同的 V DS 在關斷期間達到峰值，緩沖器版本清楚地顯示出更短的延遲時間和更好的振鈴阻尼。

Figure 2: Using an RC device snubber reduces dV/dt, ID/VDS overlap, and ringing in SiC MOSFETs. (ID = 50 A, V = 800 V, TO247-4L; left, SiC MOSFET turnoff waveform, Rg,off = 0 Ω, Rs = 10 Ω, Cs = 200 pF; right, SiC MOSFET turnoff waveforms, Rg,off = 5 Ω, no device snubber)

總損耗是傳導損耗、上升沿和下降沿上的器件開關損耗以及緩沖電阻器中耗散的任何功率的組合。與 SiC MOSFET 器件進行比較，UnitedSiC 的測試表明，在高漏極電流下，使用緩沖器解決方案的關斷能量損失 (EOFF) 可能是僅使用柵極電阻等效調諧峰值電壓時損失的 50%。同時，開啟能量 (EON) 略高（僅約 10%），因此，例如，對于在 40 kHz 和 48 A/800 V 下開關的 40-mΩ 器件，凈效應是總收益每個周期約 275 μJ 或 11 W 的緩沖器。此比較在圖 3 中顯示為藍色和黃色曲線。黑色曲線是具有緩沖器和優化柵極開關電阻器的 40-mΩ UnitedSiC SiC FET 器件的性能，

圖 3：比較帶和不帶緩沖器的 SiC 開關的總開關損耗

緩沖電容器在每個開關周期完全充電和放電，但重要的是要注意，這些存儲的能量并未全部耗散在電阻器中。事實上，大部分 CV 2能量實際上是在器件開啟期間耗散的。在引用的示例中，在 40 kHz、ID 40 A、VDS 800 V 和 220-pF/10-Ω 緩沖器時，總耗散功率約為 5 W，但電阻中僅約 0.8 W；其余的在開關中。這允許在適當的額定電壓下使用物理上小的電阻器（甚至表面貼裝）。

UnitedSiC 提供采用 D2pk7L 和 DFN8×8 封裝以及 TO247-4L 封裝的器件，以獲得最佳熱性能。TO247-4L 部件與源極采用開爾文連接，有效地消除了源極電感的影響，改善了開關損耗，并在高漏極 di/dt 下產生了更清晰的柵極波形。

結論

器件緩沖似乎是管理開關過沖、振鈴和損耗的“蠻力”解決方案，對于較舊的技術（如 IGBT）來說，肯定就是這種情況，因為它們的“尾電流”很長，需要大型且有損的緩沖網絡。然而，寬帶隙器件，尤其是 SiC FET，可以使用該技術作為柵極電阻調諧的卓越替代方案，以提供更低的整體損耗，并且可以使用緊湊、廉價的組件來實現。

審核編輯：劉清