隨著ISA總線逐步被淘汰，基于PCI總線的擴展板越來越被廣泛地應用于各種高速、大數據量的處理系統中。盡管有許多供就商提供了各種通用的PCI總線擴展板，但在較多應用場合，用戶還必須自行設計滿足自己特殊需求的PCI擴展板，這就不可避免地會遇到PCI總線接口問題。對于絕大多數用戶而言，選擇專用PCI接口芯片進行PCI接口設計是必然的選擇。

PIC9054是PLX公司推出的一種32位33MHz的PCI總線主控I/O加速器。它采用多種先進技術，使復雜的PCI接口應用設計變得相對簡單。該芯片是目前主流的PCI接口芯片之一，其功能和性能如下：

·符合PCI V2.2規范，包含PCI電源管理特性；

·支持PCI雙地址周期，地址空間高達4GB；

·提供兩個獨立的可編程DMA控制器，每個通道均支持塊和分散/集中的DMA方式；

·PCI與Local Bus之間數據傳輸速率高達132MB/s；

·支持復用或非復用的32位局部總線操作，本地總線支持8位、16位和32位外圍設備和存儲設備，本地總線有三種工作模式：M模式、C模式和J模式，可通過模式選擇引腳加以選擇；

·PCI9054內部有可編程的FIFO，可以實現零等待突發傳輸及本地總線與PCI總線之間的異步操作，本地總線速率高達50MHz。

·支持可編程突發管理、可編程預取數技術和可編程中斷產生；

·3.3V/5V兼容。

1、 PCI9054的工作模式

PCI9054有M、C、J三種工作模式，可通過模式選擇控制引腳MODE［1:0］進行控制。當MODE［1:0］=“11”時，PCI9054工作在M模式；當MODE［1:0］=“00”時，PCI9054工作在C模式;當MODE［1:0］=“01”時，PCI9054工作在J模式；當MODE［1:0］=“10”時，婁保留工作狀態。

M模式可與Motorola MPC850或MPC860系列高性能微處理器進行無縫連接；C模式可與Intel i960系列高性能微處理器進行無縫連接；J模式地址和數據線復用，應用很復雜，不過在一些特殊的應用場合，利用J模式和TI公司6000系列DSP的HPI口進行接口，其控制邏輯將比其它模式簡單得多。

事實上，C模式能夠滿足絕大多數的應用需求，而且C模式的本地總線操作時序最簡單，邏輯控制相對容易，其開發難度相對較低，因此，如無特殊需求，建議采用C模式。

2 、總線仲裁

在PCI9054與本地總線的接口設計中，一般需采用一片可編程邏輯器件CPLD/FPGA進行邏輯控制。在其控制邏輯中，總線仲裁邏輯是最關鍵、最核心的部分，直接影響計算機運行的穩定性。如果總線仲裁邏輯設計不合理，當計算機對PCI擴展板上的硬件資源進行訪問時，計算機將會死機，因此PCI9054本地總線的所有控制邏輯必須服從于總線仲裁邏輯。

下面以C模式為例對PCI9054的總線仲裁邏輯進行探討。在C模式下，PCI9054的143腳LHOLD和144腳LHOLDA是總線仲裁輸入輸出信號控制引腳，從公開發表的論文來看，有人將這兩個引腳直接與設計電路相連進行總線仲裁邏輯設計。筆者在設計時也曾采用過這種方式，結果計算機運行很不穩定，經常莫名其妙地死機。仔細分析這種方式設計的電路會發現，該設計電路其實是利用器件的引腳傳輸延時配合總線仲裁電路的時序關系的。一般情況下，當環境溫度、工作電壓等外界因素變化時，大多數據邏輯器件的引腳延時會有相應的變化，因此用器件引腳延時設計出的總線仲裁邏輯電路運行不穩定應該是預料之中的事。

利用D觸發器只在觸發時鐘有效邊沿對信號敏感的特性進行設計，提高電路運行的穩定性，是可編程邏輯器件設計中的一種常用技巧。圖1是PCI9054在C模式下對外設進行單一周期寫操作的時序圖，圖2是利用可編程邏輯器件中的D觸發器設計出的總線仲裁電路。

在圖1中，ADS#、BLAST#和READY#信號的時序配合很重要，如果配合不好，計算機同樣會死機。要提高電路穩定性，其設計思想與圖2中的總線仲裁邏輯電路的設計思想相似。從多次實驗情況來看，無論使用哪種工作模式，在該設計思想下設計出的本地總線控制邏輯電路運行非常穩定，沒有死機的情況發生。

3、 存儲器和I/O操作

通常PCI擴展板應該有配置空間、存儲器空間和I/O空間三類資源?？臻g配置是必須的，根據設計需要，后兩種資源可以只包含其中之一。PCI9054有S0和S1兩個配置空間，兩個配置空間都可以配置成存儲器空間和I/O空間，存儲器空間和I/O空間的配置既有相同之處，也有很大的區別。其相同點為兩者都以字節為單位進行空間配置。不同之處有以下幾點：

（1）存儲器空間支持0～4GB的空間配置和映射，而I/O空間只支持0～256字節的空間配置和映射；

（2）存儲器空間支持8位、16位和32位總線位寬配置和操作，而I/O空間只支持32位總線位寬配置和操作；

（3）存儲器空間支持單一周期和突發模式讀寫操作，而I/O空間只支持單一周期讀寫操作；

（4）在編寫設備驅動程序時，存儲器空間用程序指針進行訪問，I/O空間則用專用的函數進行訪問。

如果不清楚存儲器空間和I/O空間的異同步，有可能配錯相應的寄存器。當計算機重新啟動時，很有可能會啟動不起來。除此之外，值得注意的是：在配置存儲器空間和I/O空間時，不要將兩種硬件資源配置到相同的空間，導致空間重疊，使驅動程序產生誤操作。

4、 DMA和突發數據傳輸

在《PCI9054-DataBook》中，每種工作模式都將DMA和突發數據傳輸的時序圖放在一起，這并不意味著DMA和突發數據傳輸是等同的，這是兩個不同的概念。事實上，既可利用一周期的總線操作也可以利用DMA方式進行數據傳輸。

DMA和突發數據傳輸的作用是不同的。PCI9054中有兩個DMA通道，可以獨立工作，互不干擾。采用DMA方式傳輸數據，可以節省CPU資源；采用突發方式傳輸數據可以提高數據的傳輸率，充分發揮PCI總線數據傳輸率高的優點。因此，在高速大容量數據傳輸和處理系統中，將DMA和突發數據傳輸方式結合在一起是比較理想的，一方面可以充分發揮PCI總線的性能，另一方面可以將節省出的CPU資源對數據處理算法進行優化。圖3是PCI9054在C模式正氣突發數據傳輸方式的時序圖。

從圖1和圖3可以看出，用狀態機實現該控制邏輯是比較理想的。圖4是PCI9054在C模式下采用單一周期和突發相結合的總線訪問狀態轉換圖。用該狀態轉換圖設計出的邏輯電路既可滿足單一周期總線訪問的需要，又可以滿足突發方式傳輸數據的需要，具有很大的實用價值。

使用DMA和突發方式相結合進行數據傳輸時，驅動程序要作為如下設置：

（1）調用驅動程序中相應的API函數，找到PC機的物理地址；

（2）在設備驅動程序中使能突發寄存器；

（3）在設備驅動程序中使能總線位寬寄存器；

（4）在設備驅動程序中使能相應的寄存器，指明DMA傳輸的方向是PCI→LOCAL還是LOCAL→PCI；

（5）在設備驅動程序中指明本次DMA傳輸需要傳輸的字節數。

完成上述設置后，即可在突發方式下進行DMA傳輸，否則DMA傳輸會失敗。

5、 PCI中斷

PCI總線采用的是中斷共享機制，所有的PCI擴展板在PCM插槽上共用一根信號線INTA#，通過電平觸發方式響應PCI中斷。每塊PCI擴展板上的PCI9054提供的中斷使能寄存器和中斷狀態寄存器能識別相應板卡上十幾種類開的PCI中斷。

當PCI插槽上只有一塊PCI擴展板，而系統需要使用某種PCI中斷時，則在主程序中將相應的中斷使能寄存器置位，當相應的中斷源中斷信號到來時，與主板相連的信號線INTA#置一段時間低電平后，中斷狀態寄存器中的相應位被置位。當這兩個寄存器的相應位都有效時，計算機響應相應的PCI中斷，執行中斷服務子程序。在《PCI9054-DataBool》中，INTA#信號為11個本地總線時鐘周期，該時序圖給不少設計人員帶來了很多困惑。根據筆者的應用經驗，INTA#信號在7μs左右是比較理想的，這與在Windows下PCI總線每秒鐘可以響應十幾萬次中斷的相關資料是相符的。

當PCI插槽上有多塊PCI擴展板需要用到中斷功能時，其工作過程與一塊PCI擴展板差不多。唯一不同的是，首先驅動程序要利用一系列設備寄存器對擴展板進行設備識別，然后利用中斷使能寄存器和中斷狀態寄存器對中斷類型進行識別，最后響應相應的中斷服務子程序。

在網上經常看到一些應用PCI9054的設計人員被以上討論的問題所困擾，筆者在近兩年從事PCI9054芯片應用設計中，也曾被這些問題困擾過。本文從這些方面對PCI9054芯片的應用進行了深入的探討和總結，提出的所有技術解決方案都經過實驗驗證是可行的，這些內容在以往公開發表的論文中一般比較可見。本文探討的內容對從事PCI9054芯片應用設計的人員應該會有一定的參考價值。

責任編輯：gt