PCI2050B PCI-to-PCI Bridge：高性能連接解決方案

引言

在當今的電子系統設計中，PCI總線的應用極為廣泛。而PCI-to-PCI橋接器作為連接不同PCI總線的關鍵組件，對于提升系統性能和擴展系統功能起著至關重要的作用。今天，我們就來深入探討一下德州儀器（TI）的PCI2050B PCI-to-PCI橋接器，看看它有哪些獨特的特性和優勢。

文件下載：PCI2050BIPDV.pdf

產品概述

PCI2050B是一款符合PCI本地總線規范和PCI-to-PCI橋接規范的高性能橋接器。它能夠在兩條最高運行頻率為66 MHz的32位PCI總線之間提供高效連接，支持主設備與目標設備之間的事務處理，并且允許在兩條總線上同時進行橋接事務。其核心邏輯采用3.3 V供電，有效降低了系統功耗。

主要特性

1. 雙32位、66-MHz PCI總線：支持高速數據傳輸，滿足現代系統對數據吞吐量的要求。
2. 3.3-V核心邏輯與通用PCI接口：兼容3.3-V和5-V的PCI信號環境，增強了產品的通用性。
3. 內部兩級仲裁：為多達九個二級總線主設備提供仲裁支持，同時也支持外部二級總線仲裁器，提高了總線的使用效率。
4. 十個二級PCI時鐘輸出：為二級總線設備提供穩定的時鐘信號。
5. 獨立讀寫緩沖區：每個方向都有獨立的讀寫緩沖區，確保數據傳輸的流暢性。
6. 突發數據傳輸：采用流水線架構，實現雙向的最大數據吞吐量。
7. 寫合并功能：默認開啟，可將連續的內存寫事務合并為單個突發事務，提升數據傳輸效率。
8. 延遲事務支持：每個方向最多支持三個延遲事務，符合PCI本地總線規范。
9. CompactPCI熱插拔功能：適用于多功能緊湊型PCI卡，支持熱插拔操作，方便系統的維護和擴展。

終端描述

PCI2050B有四種封裝形式，分別是257引腳的GHK/ZHK MicroStar BGA?封裝、208引腳的PDV封裝和208引腳的PPM封裝。文檔中詳細列出了不同封裝下的信號名稱和引腳編號，方便工程師進行設計參考。同時，還按照功能對終端進行了分組，如PCI系統功能和電源供應功能等，便于工程師進行系統設計。

特性與協議描述

寫合并

PCI2050B支持上下游事務的寫合并功能。該功能可以將連續的內存寫事務合并為單個突發事務，前提是下一個內存寫事務的地址是前一個事務最后一個雙字地址的下一個連續地址。默認情況下，寫合并功能在電源復位時開啟，也可以通過設置TI診斷寄存器的第0位來禁用。

66-MHz操作

該橋接器支持兩條最高頻率為66 MHz的32位PCI總線。要啟用66-MHz操作，需要將CONFIG66引腳拉高，同時P_M66ENA和S_M66ENA信號也需要相應設置。支持的頻率組合包括66-MHz主總線和66-MHz二級總線、66-MHz主總線和33-MHz二級總線、33-MHz主總線和33-MHz二級總線，但不支持33-MHz主總線和66-MHz二級總線的組合。

PCI命令

橋接器作為PCI目標設備，根據內部寄存器設置和地址階段的解碼來響應PCI總線周期。文檔中列出了有效的PCI總線周期及其在命令/字節使能（C/BE）總線上的編碼，方便工程師進行命令配置。

配置周期

PCI本地總線規范定義了兩種類型的PCI配置讀寫周期：類型0和類型1。橋接器對這兩種類型的周期進行不同的解碼。當橋接器處理類型1配置周期時，如果總線號等于其二級總線號，則將其轉換為類型0配置周期；如果總線號大于二級總線號但小于或等于其從屬總線號，則將其作為類型1配置周期轉發。

特殊周期生成

橋接器可以通過類型1周期轉換在兩條總線上生成特殊周期。當類型1配置周期的總線號字段與橋接器的二級總線號匹配，設備號字段為1Fh，功能號字段為07h時，橋接器會在二級總線上生成一個特殊周期。

二級時鐘

PCI2050B提供十個二級時鐘輸出（S_CLKOUT[0:9]），其中九個用于為二級設備提供時鐘，第十個時鐘需要路由回PCI2050B的S_CLK輸入，以確保所有二級總線設備看到相同的時鐘。

總線仲裁

橋接器實現了主PCI總線仲裁的總線請求（P_REQ）和總線授予（P_GNT）引腳，以及九個二級總線請求和九個二級總線授予引腳。內部采用兩級旋轉仲裁方案，橋接器默認處于最高優先級。同時，也支持外部二級總線仲裁。

系統錯誤處理

橋接器可以根據P_SERR事件禁用寄存器和P_SERR狀態寄存器的設置，對各種錯誤條件進行SERR信號的啟用或禁用。默認情況下，橋接器不會發出SERR信號，但可以通過設置命令寄存器的第8位來啟用。

奇偶校驗處理和奇偶校驗錯誤報告

在轉發事務時，橋接器會盡可能保持數據奇偶校驗條件不變，以便主設備和目標設備處理錯誤條件。當檢測到地址奇偶校驗錯誤或數據奇偶校驗錯誤時，橋接器會根據命令寄存器的設置發出相應的錯誤信號。

主設備和目標設備中止處理

當橋接器在寫突發期間收到目標中止時，會在發起總線上發出目標中止信號；在讀突發期間收到目標中止時，會提供所有有效數據并斷開連接。主設備和目標設備的中止報告遵循PCI-to-PCI橋接規范。

丟棄定時器

橋接器可以在總線主設備在2^10或2^15個PCI時鐘（分別約為30 μs和993 μs）內未重復請求時，丟棄已完成的延遲事務的數據或狀態。默認情況下，丟棄定時器設置為2^15個時鐘，但可以通過設置橋接控制寄存器的第9位來將其設置為2^10個時鐘。

延遲事務

橋接器支持PCI本地總線規范中定義的延遲事務。一個延遲事務包括發起設備發出請求、目標設備在目標總線上完成請求并向發起設備發出完成信號、發起設備在發起總線上完成請求三個階段。橋接器作為目標設備時，如果處理請求的時間超過16個時鐘，則會發出重試信號，要求發起設備稍后重試。

模式選擇

通過MS0和MS1引腳可以選擇不同的工作模式，包括CompactPCI熱插拔友好模式、CompactPCI熱插拔禁用模式和Intel兼容模式。

CompactPCI熱插拔支持

PCI2050B支持CompactPCI熱插拔功能，具備異步復位、預充電電壓容忍等特性。提供HS_ENUM、HS_SWITCH和HS_LED三個終端，用于支持熱插拔操作。

JTAG支持

橋接器實現了基于IEEE標準1149.1的JTAG測試端口，支持EXTEST、BYPASS、SAMPLE等JTAG指令，方便進行邊界掃描測試。

GPIO接口

PCI2050B實現了一個四終端的通用I/O接口，除了作為通用I/O接口外，還可以讀取二級時鐘掩碼并停止橋接器接受I/O和內存事務。

PCI電源管理

遵循PCI電源管理規范，PCI2050B的PCI總線和PCI功能可以分配為四個軟件可見的電源管理狀態，實現不同程度的節能。在低功耗狀態下，橋接器的操作會受到一定限制，但仍能接受類型0配置周期。

橋接器配置頭

PCI2050B的配置頭符合PCI-to-PCI橋接規范（修訂版1.1），包含多個寄存器，如廠商ID寄存器、設備ID寄存器、命令寄存器、狀態寄存器等。這些寄存器為工程師提供了對橋接器的詳細配置和狀態監控功能。

部分重要寄存器

1. 廠商ID寄存器：由PCI特殊興趣小組（SIG）分配，標識TI為該設備的制造商。
2. 命令寄存器：提供對橋接器與主PCI總線接口的控制，包括系統錯誤（ERR）啟用、奇偶校驗錯誤響應啟用等功能。
3. 狀態寄存器：向主機系統提供設備信息，如檢測到的奇偶校驗錯誤、發出的系統錯誤等。
4. 橋接控制寄存器：為二級接口提供與命令寄存器類似的控制功能，部分位會影響兩個接口的操作。

擴展寄存器

TI擴展寄存器（40h - FFh）為標準PCI-to-PCI橋接器增加了靈活性和性能優勢。這些寄存器可以通過配置讀寫進行訪問，包括芯片控制寄存器、擴展診斷寄存器、仲裁器控制寄存器等。

部分擴展寄存器功能

1. 芯片控制寄存器：控制某些PCI事務的功能，如I/O和內存周期的事務轉發控制、內存讀預取等。
2. 擴展診斷寄存器：用于復位PCI2050B橋接器和二級總線。
3. 仲裁器控制寄存器：用于橋接器內部仲裁，采用兩級旋轉仲裁方案。
4. P_SERR事件禁用寄存器：啟用或禁用主接口上的SERR事件。

電氣特性

文檔詳細列出了PCI2050B在不同工作溫度范圍內的絕對最大額定值、推薦工作條件、電氣特性以及66-MHz PCI時鐘信號的AC參數和信號時序等信息。工程師在設計過程中需要嚴格遵循這些參數要求，以確保設備的正常運行。

機械數據

PCI2050B有多種封裝形式，文檔提供了GHK、PDV、PPM和ZHK封裝的機械尺寸圖，方便工程師進行PCB設計和布局。

總結

PCI2050B PCI-to-PCI橋接器以其豐富的功能和高性能的特性，為PCI總線系統的設計提供了一個優秀的解決方案。無論是在數據吞吐量、總線仲裁、錯誤處理還是電源管理等方面，都表現出色。工程師在使用該產品時，需要仔細研讀文檔，根據實際需求進行合理的配置和設計，以充分發揮其優勢。你在使用PCI2050B或類似橋接器的過程中遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。