圖17顯示了Receiver PHY+MAC循環界面，圖18顯示了RX PHY Top和 RX MAC Top的程序框圖。

圖 17. Receiver PHY+MAC循環的輸入與輸出

處理鏈內第一個模塊就是FFT。 FFT會將所有有效的樣本轉換至頻域，逐個OFDM碼元地進行。

下一個模塊會處理副載波域的LTF碼元，以獲得信道響應的近似值來進行后續的迫零信道均衡。 該估算值會映射至兩個分量： 反向通道幅值和單位信道估算值。 使用這些分量即可降低均衡所需的位精確度。

基于信道估算，下一個模塊會通過迫零運算來均衡802.11 OFDM碼元。 完成均衡之后，即可通過導頻信號評估來消除每個OFDM碼元中的殘留CFO和相位漂移。

圖18: RX PHY Top和RX MAC Top程序框圖

完成相位修正之后，接收到的樣本就會進入OFDM反格式化器來移除所有的零子載波和導頻副載波，并在發射器的格式化器之前以相同的順序重新排列數據副載波。 這個反格式化器的輸出端提供了I/Q星座圖，可以傳輸至主機進行分析并調試。

進行反格式化之后，就會從QAM星座圖提取比特數據，并且去除交錯配置。 去交錯的比特流會進入Viterbi解碼器進行信道解碼。

下一個模塊會解碼并解讀L-SIG字段。 其中包含PHY參數，可能會隨著每個數據包而有所差異，例如調制與編碼機制(MCS)和數據包路徑。 接收器PHY區塊會在處理鏈的前幾個階段使用此信息，例如同步單元(如3.5.3小節所述)末端的OFDM選通模塊以及本小節的大部分區塊。 根據L-SIG估算的參數值可通過這些區塊的反饋路徑來提供。 代碼設計可確保參數會根據這些數值正確更新。 舉例來說，對于每個數據包，L-SIG會使用已知的MCS(BPSK，速率-1/2代碼)來發送。 參數必須根據L-SIG的估算值進行更新，并且應用至數據負載內的OFDM碼元。

最后，解碼后的比特經過解密轉送至MAC。

MAC端會根據MAC PDU所包含的四個FCS字節執行CRC檢查。 之后會檢查Type字段，以判斷是否接收到DATA數據包或ACK數據包。 然后將接收數據包的目標地址與站點的設備地址進行對比檢查。 如果CRC檢查和地址檢查通過的話，就會把接收到的數據包顯示給主機。 如果是DATA數據包的話，接收和提取的MAC SDU位字節加上源位址會通過target-to-host DMA FIFO RX: PacketBytes一同發送至主機。 接收到的數據包的大小也會通過target-to-host DMA FIFO RX: NumPacketBytes提供給主機。

4. 主機實現
802.11應用架構包含了一個頂層主機.gvi，用于配置FPGA、與FPGA交換負載數據以及監控系統狀態。

左上方的指示控件和輸入控件均已初始化。 之后就會生成一個會話，其中包含所有必要處理的參考信息。 所有循環在執行期間都會使用這個會話簇來交換數據或訪問FPGA資源。 只要按下停止(Stop)按鈕或出現錯誤，所有的While循環都會停止運行，會話中的所有處理操作都會關閉。

可能的參數設置請查看項目的文檔。

圖19. Host Top-Level VI程序框圖

4.1 主循環
此循環會根據主機前面板的當前設置來配置FPGA。 循環會將發射隊列(Transmit Queue)的數據傳輸至FPGA發射器，并把FPGA接收器的解碼數據放入接收隊列(Receive Queue)。 如果系統不是在RF環回模式運行，就會忽略發射或接收部分。 主循環還會進一步更新主機前面板的顯示項目，以反映當前的系統狀態。

4.2 自動增益控制
主循環會連續監控所收到的信號功率，并且相應地調整RX路徑的增益。

4.3 RF與802.11 IP配置
此循環用于設置頻率、功率電平和增益，可針對發射器和接收器配置NI USRP RF前端裝置。 此外還會更新前面板來顯示目前的RF狀態。

4.4 吞吐量測量
數據通過UDP送出去時，此循環就會監控接收器端的吞吐量。