在選擇器件時，必須保證器件資源留有一定余量，這樣不僅可以避免布線擁擠，也便于測試修改和功能擴展。根據系統的需求和擴展性，選擇Virtex-4系列FPGA。它是Xilinx公司推出的一系列實現動態局部重構的FPGA芯片，也是基于查找表的。Virtex-4系列芯片將高級硅片組合模塊(ASMBL)架構與種類繁多的靈活功能相結合，大大提高了可編程邏輯設計能力，從而成為替代ASIC技術的強有力產品。采用Virtex-4選用Xilinx公司的Virtex-4系列產品XC4VSX55。XC4VSX55具有128列×48行陣列，55 296個邏輯單元，24 576個Slice，最大分布式RAM384 KB，512個XtremeSlice)，320個18 KB塊RAM，最大塊RAM存儲容量5 760 KB，8個DCM，4個相位匹配時鐘分頻器(PMCD)，13個I／O組，最大用戶I／O數640個。根據目前已有的算法，其性能和資源可以較好地滿足圖像匹配算法和目標識別算法對硬件資源(邏輯門數、RAM大小、乘法加法器等)的需求。Virtex-4硬IP核塊的龐大陣列包括PC處理器(帶有新型APU接口)、三態以太網MAC，622 Mb／s到6．5 Gb／s串行收發器、專用DSP S1ice、高速時鐘管理電路和源同步接口塊。

3.3.2 Virtex-4系列FPGA在該系統中的配置模式

Virtex-4器件的配置方法是用串行從模式、串行主模式、SelectMAP從模式、SelectMAP主模式、邊界掃描模式(JTAG)之一將比特流載入內部配置存儲器的：在該系統中采用可重構應用單元的FPGA配置模式有兩種：

(1)JTAG方式(邊界掃描方式)

通過SPARTEN-3AN系列中FPGA提供的外部邏輯驅動JTAG專用引腳與同樣4個JTAG引腳的兩個應用FPGA及配置它們的PRROM串聯起來，形成邊界掃描鏈(Boundary-Scan Chain)將配置數據下載到FPGA中。在這種模式下，數據以每TCK一位的速度加載，如圖5所示。

?

JTAG或邊界掃描模式是一種行業標準的(IEEE1149．1或1532)串行編程模式。該模式通過電纜、或其他器件提供的外部邏輯驅動JTAG專用引腳TCK和JTAG測試時鐘輸入。當TCK保持在零狀態時，測試邏輯狀態應保持不變；TMS為測試模式選擇，控制JTAG狀態。出現在TMS的信號在TCK的上升沿由測試邏輯采樣進入測試訪問口(Test AccessPort，TAP)控制器；TDI：測試數據輸入，測試數據在TCK的上升沿采樣進入移位寄存器(SR)；TD0：測試數據輸出，測試結果在TCK的下降沿從移位寄存器(SR)移出，輸出數據與輸入到TDI的數據應不出現倒置。這種模式因其標準化程度和可通過同樣4個JTAG引腳為FPGA編程的能力而廣泛使用。JTAG方式常用于實現在線編程(In-System Programma-ble，ISP)，對FPGA進行編程。

JTAG在線編程的特征也改變了傳統生產流程，將以前先對芯片進行預編程再裝到板上的工藝簡化為先固定器件到電路板上，再用JTAG口進行編程。Xilinx的Virtex-4系列支持在一個邊界掃描(JTAG)鏈中配置多個FPGA，每次，只配置鏈中的1個FPGA，大大降低了實現難度。

(2)PROM配置模式，是由SPARTEN3AN系列FPGA為每一個Virtex-4系列FPGA配置一組PROM控制線實現FPGA的下載。SPARTEN3AN系列FPGA和可重構應用單元的每一個virtex-4系列FPGA之間分別有一組PROM的控制線，每組都包括DIN(配置數據輸入)、CCLK(配置時鐘)、DONE(FP-GA配置完成)、PROG(觸發重配置)、INT(配置初始化)5個信號，通過這些信號將配置數據下載到Virtex-4系列FPGA中去。兩種方式互補，在邊界掃描鏈發生斷裂影響到整個鏈的功能時，可以使用PROM模式替補，提高了重構過程的可靠性。

4 結 語

基于SRAM的FPGA的問世標志著現代可重構技術的開端，并極大地推動了其發展。可編程FPGA可以根據不同算法設計合理的硬件結構，以達到提高執行效率的目的。動態可重構FPGA可以在程序運行中動態完成FPGA的不同配置電路功能，在不同時段執行不同的算法，實現了虛擬硬件可重構計算技術。這里提出的通過微處理器加FPGA結合串行菊花鏈實現可重構的方式，實現了動態可重構FPGA結構設計的一種應用。另外，該驗證演示了系統中可重構控制器還可以結構模塊化，能夠工程化應用于其他設計中，具有靈活及可移植性強的優點。