所謂FPGA動態(tài)可重構(gòu)技術(shù)，就是要對基于SRAM編程技術(shù)的FPGA實現(xiàn)全部或部分邏輯資源的動態(tài)功能變換。根據(jù)實現(xiàn)重構(gòu)的面積不同，動態(tài)可重構(gòu)技術(shù)又可分為全局重構(gòu)和局部重構(gòu)。

1、何為局部動態(tài)可重構(gòu)

局部動態(tài)可重構(gòu)可以簡單的理解為通過下載局部分區(qū)bit 文件來動態(tài)修改對應(yīng)分區(qū)的邏輯功能，同時其余分區(qū)的邏輯功能持續(xù)運行而不中斷。

2、局部動態(tài)可重構(gòu)技術(shù)的優(yōu)勢

a、系統(tǒng)靈活性：可以在保持通信連接的同時執(zhí)行更多的系統(tǒng)功能；

b、降低FPGA資源和成本：通過分時復(fù)用的方式降低FPGA硬件尺寸；

c、降低功耗：通過卸載掉暫時不用的局部邏輯的方式降低FPGA功耗；

3、FPGA局部動態(tài)重構(gòu)流程

a、規(guī)劃系統(tǒng)整體框架和可重構(gòu)模塊框架，編寫各模塊HDL代碼，綜合生成各子模塊網(wǎng)表文件；

b、規(guī)劃分區(qū)以及給各分區(qū)分配足夠資源，創(chuàng)建各分區(qū)及靜態(tài)部分的時序約束文件，執(zhí)行DRC檢查；

c、對各分區(qū)進(jìn)行布局布線配置；

d、遍歷各種可能的配置，編譯生成全局bit文件和可重構(gòu)模塊的局部bit文件。

4、局部動態(tài)可重構(gòu)的時序問題

如上圖所示，局部重構(gòu)會帶來時序路徑的變化，使得局部可重構(gòu)工程的時序約束問題變得更加復(fù)雜。

解決方法：在靜態(tài)邏輯和可重構(gòu)模塊間的信號傳遞路徑上添加代理邏輯點，如下圖紅色數(shù)字點，將單條時序路徑分割為兩個獨立的部分，然后分別對兩部分的路徑進(jìn)行單獨約束，以達(dá)到時序要求。

文章出處：【微信公眾號：OpenFPGA】

責(zé)任編輯：gt