系統中基本上有兩種類型的數據幀。帶報頭“FF01”的數據幀（cRAM幀）用來為DDSes 和系統控制消息傳輸相位增量值。帶報頭“FF10”或“FF11” 的其他數據幀（dRAM 幀）用來傳輸用戶自定義的數據。狀態幀“S1x”只處理帶報頭“FF01”的數據，用以更新相位增量值和執行控制指令。狀態幀“S2x”和“S3x”分別為兩個頻帶接收并存儲用戶自定義數據。占線信號用來連續鎖存數據，直至看到數據序列末尾的最后停止位。控制消息—— 例如調用單個/ 多個DDS 或用戶數據序列—— 存儲在cRAM 數據幀的最后兩個字節內。它們將在cRAM_rd_done 信號上升沿處執行。

然后，我們舉例說明四個采用賽靈思DDS 內核的獨立的頻音生成單元，并將其配置為相位增量模式。特定頻率的相位增量值在MATLAB上生成并通過cRAM 數據幀下載到FPGA。通過混頻器，我們將多個頻音組合在一起，并通過管道將這些頻音輸送至下一級。由于DDS 內核輸出是二進制補碼格式，如果RF DAC需要另一種數據格式，如偏移二進制碼，則需要格式轉換單元。

一般來說，高性能片上BRAM通常是創建中小型用戶存儲系統的首選。例如，在這個平臺上，我們利用賽靈思 模塊存儲生成器（Block Memory Generator）內核為兩個頻帶創建兩個獨立的數據存儲RAM。每個RAM 的寬度為16 位，深度為192k。

對于PC 與FPGA 之間的通信，我們創建了一個UART 串行接口單元并將其設置為相對較低的速度，即921.6 kbps（相當于115.2 字節/ 秒）。傳輸cRAM 數據幀（18 字節） 和dRAM 數據幀（約384k 字節）分別需要約0.16 毫秒和3.33 秒時間。

器件廠商通常會以VHDL 或Verilog 格式提供芯片高速數據接口的實例設計。對于經驗豐富的FPGA工程師而言，復用或定制參考設計并不是很難。例如，就我們系統的AD9739a 和AD9129 RF DAC 而言，ADI 公司會提供并行LVDS 接口的參考設計。順便提一下，如果無法從芯片廠商處獲得實例設計，賽靈思有幾款簡單易用的高速接口芯片，如CPRI和JESD204B。

軟件設計：MATLAB DSP功能與圖像用戶界面（GUI）
我們選擇MATLAB 作為軟件主機，只是因為它在數字信號處理（DSP）性能方面具備諸多優勢。另外，MATLAB 還為圖形用戶界面（GUI）的布局提供一種稱為GUIDE 的簡便易用的工具 。所以現在，對于這個項目，我們需要從MATLAB 獲得什么？

事實上，我們需要與低級DSP功能和數據流控制功能相關的用戶界面。所需DSP 功能為相位增量值計算器、基帶數據序列發生器和數字上變頻器。控制功能為數據幀封裝器、UART 接口控制器和系統狀態指示器。

?

?

圖4 - 圖形用戶界面截圖

圖4 顯示了我們為該平臺創建的圖像用戶界面（GUI）。應首先定義RF DAC 關鍵參數—— 采樣率，然后才能選擇xDDS 模式或xRAM 模式激勵器件。然后，在各個子面板上，我們可以自定義參數，以調用相應MATLAB 信號處理功能。在xDDS 模式下，可以通過簡單方程式，phase_incr = fc*2nbits/fs，計算頻音fc 與采樣率fs 的相位增量值。其中，nbits 表示DDS 用來綜合頻率的二進制位數量。按下“啟動”按鈕，生成的相位增量值會轉化成定點格式并封裝在帶不同報頭和控制消息的2 字節數據幀內（如圖3 所示），然后通過UART 發動至cRAM 單元并在FPGA 內執行。

在xRAM 模式下，我們生成基帶數據序列，將其標準化為滿刻度（帶符號的16 位）并將其上變頻為在MATLAB 下所需的頻率。通過UART將處理過的數據下載到dRAM 之后，按下啟動按鈕，我們就可以調用寬頻帶信號測試。切記，要用FPGA 側所用相同協議參數在MATLAB 配置UART 串行接口。

最后， 我們采用信號發生器—— R&S SMU200A —— 來提供采樣時鐘，從而從邏輯上“開啟”RF DAC。我們還將RF DAC 輸出連接至頻譜分析儀，來評估頻域內RF DAC的線性性能。

快速評估
在原型設計的早期階段，關鍵RF 組件的線性性能評估是一個關鍵問題，但通過我們的軟硬件平臺，在不影響性能的條件下可以快速進行這項評估。然后，可以添加RF 功率放大器并使用所建議的平臺來評估級聯系統的線性。在確定非線性之后，可以執行一些數字預失真算法來消除級聯系統不必要的非線性。

在FPGA 設計中合理使用賽靈思 IP 核可以大大縮短開發周期并提升數字系統的穩健性。展望未來，我們預計會將平臺上的數據接口模塊升級至JESD204B 標準，以支持更高數據傳輸速率，從而滿足多個同步RF DAC 需求。同時，我們正在將FPGA主機從賽靈思 ML605 遷移至Zynq?-7000All Programmable SoC ZC706 評估套件。Zynq SoC 設計是在單臺PC上創建無需任何外部DSP 和控制功能的獨立解決方案的一個很好的選擇。

?