摘要: 隨著現代工業科技飛速發展，某些特定的大容量數據系統要求有很高的采樣頻率及較高的通信效率。本文通過ADC12D800RF實現高速采樣，并基于Xilinx Virtex6 FPGA的GTX高速串行接口實現可靠高速傳輸，從而滿足大容量高速數據系統的要求。

引言
隨著社會的發展，通信的頻率和速度正在加快，許多復雜系統往往有大容量的信息交換,此時串行通信相較并行通信的優點就體現出來了，高速、實時、可靠，使得串行通信成為下一代數據通信的首選[1.2]，而高效率的串行接口又使得轉換器可以擁有更高的采樣頻率。

GTX是Xilinx公司的高速串行接口，ADC12D800RF是有較高采樣速率的模/數轉換器，本文介紹了ADC12D800RF的原理，數據的拼接轉換及Virtex6 的GTX，并且實現了Virtex6與Virtex5之間的通信。

1ADC12D800RF
ADC12D800RF是12位雙通道，采樣速率為1.0~1.6 Gsps,最高采樣輸入頻率達2.7 GHz的ADC[3]。

1.1技術特點

TI公司的ADC12D800RF，其主要特點如下：①工作模式為交替單通道/獨立雙通道；②分辨率為12位；③最高轉換速率為1600 Msps；
④輸入時鐘頻率范圍為200~800 MHz；⑤無雜散動態范圍（SFDR）為63.1 dBc， AIN=1 498 MHz @ -0.5 dBFS；⑥模擬輸入帶寬為-3 dB：2 700 MHz；⑦差分模擬輸入電壓為600 mVpp；⑧輸出方式為LVDS電平（1∶1/1∶2）；⑨功耗為2.5 W。

1.2主要組成部分
ADC12D800RF主要由輸入模塊、時鐘控制模塊、控制/狀態及其他邏輯模塊、控制接口、SPI接口和輸出模塊等組成，硬件結構如圖1所示。模擬輸入有I、Q兩個通道，每通道有一對差分輸入，經過一個多路復用器進入T/H電路(追蹤保持解調技術)，然后進入兩片ADC。每片ADC可以有兩路LVDS輸出或者一路，具體是由多種不同模式決定，而控制接口或者SPI決定了ADC使用哪種模式進行采樣。

?

圖1 ADC12D800RF系統結構圖

1.3工作模式及控制
可以通過SPI或者9個控制接口來控制ADC工作模式，本文采用控制接口來控制，即NonECM模式。9個控制接口分別是：

① DES:雙邊沿采樣模式選擇。若此標志位置高則是雙邊沿采樣，I、Q通道都采樣I通道的模擬輸入信號，Q通道模擬數據忽略，且在數據的上升沿和下降沿都采樣；否則，I、Q通道各自采集各自的模擬輸入信號，且只在上升沿采樣。本文是雙邊沿采樣，即DES = 1。

② CalDly:校準延遲選擇。決定在自動校準初始化完成前等待時間的長短。本文中CalDly為0。

?

圖2 多路雙邊沿采樣模式

③ ECE:擴展控制端口使能。次標志位置高時SPI接口無效，所有設定由控制接口決定，否則由SPI通過控制寄存器來決定。本文中ECE為1。

④ PDI/PDQ:I/Q通道是否上電。本文中I、Q通道都用到了，即PDI/PDQ都為0。

⑤ TPM:測試模式選擇。若此標志置高，ADC會連續產生規律模擬數據；否則是非測試模式，采樣外部輸入模擬數據。本文中TPM為0。

⑥ NDM:多路選擇模式。次標志位置高是不分路模式，即每路ADC只有單路輸出；否則是多路模式，每路ADC有兩路輸出。本文是多路模式，即NDM為0。

⑦ FSR:滿量程輸入范圍選擇。決定模擬輸入信號的電壓范圍，本文中FSR為0，正常輸入電壓為600 mV。

⑧ DDRPh:數據和數據時鐘相位關系選擇。置高時，數據和數據時鐘差90°，否則相差0°。本文中DDRPh為1。

本文采用的是雙邊沿多路采樣，時序圖如圖2所示。Vin是模擬輸入信號；CLK是采樣時鐘(500 MHz)；DQd、DId、DQ、DI是4路LVDS數據輸出，從圖中可以看出ADC在上升沿和下降沿都有采樣。DId、DI是I通道的輸出，DI比DId晚1個周期采樣，DQd、DQ同理；CLK是數據時鐘(250 MHz)。

2高速串行接口GTX
Virtex6是Xilinx公司推出的高性能40 nm FPGA系列，相較前一代產品功耗降低多達50%，成本降低多達20%。該系列產品進行了組合優化，包括靈活性、硬內核IP、收發器功能以及開發工具支持， 從而可以幫助客戶滿足市場需求，在追求更高帶寬的同時, 適應不斷演化的標準以及苛刻的性能要求。