片上網絡Network-on-chip (NoC) 是一種應用于大規模集成電路(VLSI)系統中的，一種新的片上系統(System-on-chip)的設計方法。在一個片上網絡系統中，處理器核心(processor core)，存儲器和專用的知識產權核(Intellectual Property cores)通過網絡，而不是通過當前常見的基于共享總線的方式相互連接。一個片上網絡系統由若干數據鏈路(data links)構成。這些數據鏈路通過片上網絡路由器相互連接而構成網絡。各種模塊通過網絡接口(NIC)接入網絡中。由于路由器可以進行路由決策與消息的暫存和轉發，那么信息就可以從任何源模塊經過若干數據連接傳輸和路由器的轉發到達任何目的模塊。由此可以看出，片上網絡系統將我們日常使用的宏觀通信網絡的概念引入到芯片上的(on-chip),模塊之間(inter-module)的通信中。兩者都是在復用的數據鏈路傳送信息。
????? 采用片上網絡的設計方法可以突破很多傳統集成電路設計方法的技術瓶頸。傳統的集成電路設計方法在兩個模塊之間采用點對點的獨享連接線(dedicated wires)連接。當集成電路的規模擴大到一定的程度(例如集成的晶體管達到10億級),傳統設計方法的弊端和局限逐漸凸顯出來。首先，模塊之間連接線將占據大量的芯片面積。其次，傳統的設計方法采用全局統一時鐘，隨著芯片規模的增大，速度的增加，龐大的時鐘樹將無法保證的全局時鐘的統一，并且時鐘樹本身將會產生大量的能耗。此外，為了應對不斷增加的對于芯片的的多功能、并行性需求，大規模的集成電路中的模塊數量的會進一步增加，傳統的集成電路設計方法在布線，可重用性，可擴展性等問題面臨了更加嚴峻的挑戰。
????? 由于采用了復用的數據鏈路以及分組交換的通信結構，片上網絡的設計方法可以比較好的解決上述問題。各芯片中的模塊如同Internet中的主機一樣，通過標準化的網絡接口(NIC)接入網絡，使用共享的網絡資源與目的模塊進行通信。這樣并行性和可擴展性得到充分保障。其次，片上網絡方法的一個重要特性是采用了GALS(Globally Asynchronous Local Synchronous, 全局異步局部同步)的設計構想，避免產生龐大的時鐘樹，同步問題得到解決。另外，由于片上網絡方法實現了芯片中的計算資源(各個處理，計算，存儲模塊）和通信資源(網絡)的分離，通信網絡對于單一的模塊是透明的，并且模塊之間設計也是相互獨立的，這在很大程度上順應了集成電路設計中的模塊化趨勢。
????? 在過去幾年里，一些研究機構提出了對NoC不同抽象層次的驗證方法的研究，一般的NoC驗證是基于軟件的仿真與建模，如用C、C++、Systemc進行系統級建模仿真，這樣驗證很靈活，但是在仿真時間上開銷很大，由于不能運行實際應用，所以不能對整個NoC系統進行驗證（如IP核的驗證）只能對NoC的互連網絡進行驗證。同時軟件驗證都是使用的合成的流量發生器，盡管它能在不同的網絡參數下對NoC的功耗與性能進行靈活的驗證，但是它過多的依賴于許多近似與假設影響了結果的精確性；另一方面，軟件仿真依賴于簡單的流量發生器，使得它們的驗證結果不能提供實際價值，因為網絡的性能與功耗嚴重依賴于網絡上實際運行的業務的通信流量特性。而盡管一些應用也可以用軟件驗證的高級抽象模型來描述，但是這只適合少數情況。因此為了得到有意義的結果，在實際應用下的原型驗證是非常有必要的。
????? 而在FPGA上進行原型驗證能滿足上述要求，它能提供更快的速度和更高的精確度。NoC作為一種芯片上的應用技術，最終是需要在硬件上具體實現的，軟件驗證并不能考慮到硬件的物理特性（如門延時）而是理論上周期精確，有可能導致理論上正確的結果在實際硬件上不能運行，而FPGA原型驗證不存在這些問題。FPGA原型讓一個設計師設計的各個方面進行評估的，說明的主要思想，并提供有關產品實施最終現實的預測，如作出準確的面積估計可行，以及各組成部分實際的硬件開銷估計和能源消耗的測量。
????? 隨著FPGA步入市場，它逐漸取代了ASIC。FPGA設計周期短，同時NRE費用少，加上它的可快速重配置，所以FPGA使用非常普遍。FPGA的可充配置性能根據系統需求的變化而一次由一次的進行微調，因此它能提供一個非常通用的平臺。而NoC又具有模塊化特性，因此能根據應用需求的變化而進行微小的修改而重復使用，所以在FPGA上對NoC進行原型驗證非常合適。
?