1. 概述

Achronix 最新基于臺積電（TSMC）的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網絡（2D NoC）。2D NoC如同在FPGA可編程邏輯結構上運行的高速公路網絡一樣，為FPGA外部高速接口和內部可編程邏輯的數據傳輸提供了超高帶寬。

2. 2D NoC給Speedster 7t FPGA帶來的優勢

日益增長的數據加速需求對硬件平臺提出了越來越高的要求，FPGA作為一種可編程可定制化的高性能硬件發揮著越來越重要的作用。 近年來高端FPGA用了越來越多的Hard IP去提升FPGA外圍的數據傳輸帶寬以及存儲器帶寬。但是在邏輯陣列密度不斷提升的同時，通信性能的提升并沒有那么明顯，所以FPGA內部數據的交換越來越成為數據傳輸的瓶頸。

Achronix將此挑戰視為一個開發全新架構的機會，以消除傳統FPGA的設計挑戰并提高系統性能。Achronix的解決方案是在傳統FPGA布線結構之上，創新地使用了革命性的二維（2D）高速片上網絡（NoC）。Speedster7t NoC連接到所有片上高速接口：400G以太網、PCIe Gen5、GDDR6和DDR4 / 5的多個端口。

3.2DNoC的性能

Speedster 7t FPGA上的二維片上網絡（2D NoC）不是由可編程邏輯搭建，而是固化的ASIC邏輯實現，固定運行頻率為2GHz，NoC使用一系列高速的行和列網絡通路在整個FPGA內部分發數據，從而在整個FPGA結構中以水平和垂直方式分發數據流量。NoC中的每一行或每一列都有兩個256位的、單向的、行業標準的AXI通道，可以在每個方向上以512 Gbps（256bit x 2GHz）的傳輸帶寬運行?？値捀哌_27Tbps。

圖2 Speedster 7t FPGA NoC 和接入點NAP

在Speedster 7t的二維片上網絡中，每個交叉節點都有兩個網絡接入點（NAP），如圖2所示，一個是master，一個是slave。整個器件總共有160個這樣的接入點，這樣可以保證無論邏輯放置在器件的任何地方，工具都能找到最近的NAP，使之走上二維片上網絡。數據在二維片上網絡上傳輸也會有延遲，數據沒經過一個網格的長度，延時會增加2~3個時鐘周期，也就是1~1.5ns（時鐘固定為2GHz，所以一個周期為0.5ns）。

由此可見，二維片上網絡給高端FPGA帶了巨大的性能優勢，但是如何高效的利用這種優勢給自己的應用帶來實質性的性能提升至關重要。

4.如何更高效地規劃2D NoC的性能—可視化的NoC性能分析

Achronix在新版ACE工具中提供一個可視化的NoC性能分析工具，只用導入simulation的log文件就可以直觀的看到在不同的時間片，NoC上面的帶寬占用情況，以便于設計者能更好地規劃NAP的位置，均衡NoC的帶寬利用，使其工作地更為高效。

工具使用起來非常簡單，在ACE工具中點擊

圖標，就可以進入NoC Performance View的頁面，在這個頁面中點擊Browse，導入仿真的log文件。

在NoC Performance View頁面的右邊有一個選項列表，可以顯示不同條件下NoC占用情況。第一個選項是選擇顯示的協議，Flit還是AXI。第二個選項是選擇顯示哪種AXI Type。第三個選項是選擇顯示模式，Throughput模式還是Blockage模式。

圖4 NoC Performance View選項

在Throughput模式下，綠色代表高吞吐量，淺藍色代表中等吞吐量，深藍色代表低吞吐量，如圖5所示。

圖5 NoC Performance View的throughput模式

在Blockage模式下，紅色代表擁塞程度最高，黃色代表擁塞程度中等，綠色代表擁塞程度低。如圖6所示。

圖6 NoC Performance View的Blockage模式

在圖中用鼠標懸停在有顏色的部分，在懸浮的窗口中會顯示圖中對應的具體的log文件中的信息，包括時間點以及哪條會話。

圖7 鼠標懸浮顯示

所以通過NoC Performance View的工具，我們可以很直觀的看到二維片上網絡的使用情況，哪里利用率比較高，哪里利用率比較低，根據這個工具我們可以更容易的為邏輯指定更適合接入點NAP去接入到而且片上網絡，從而使二維片上網絡更高效的運行。

后面我們會繼續深入了解Speedster 7t FPGA各種特性，并且會用一些例子來說明如何更高效的利用這些特性，敬請期待。 如需更多信息或者有任何疑問您可以通過Achronix公眾號里聯系方式聯系我們，也可訪問Achronix公司官方網站 http://www.achronix.com

編輯：jq