以低功耗實現高性能

　　FPGA中的每一IP模塊都針對功耗和性能進行了設計，目的是以盡可能低的功耗達到特定的性能目的。目標是降低每一工藝代IP模塊的功耗。不論是M20K SRAM模塊、數字信號處理器（DSP）模塊、架構和布線，還是收發器，重點都是以盡可能低的功耗實現合適的性能。

　　在時序關鍵通路上使用高性能晶體管，而對于不需要高性能的地方，則使用低漏電晶體管。設計團隊在所有不需要高性能的地方使用Altera特有低漏電晶體管或者較長的電路門晶體管。

　　這種靈活性的一個例子是配置能力極強的收發器。不論是運行在6.5G、14.1G還是28G，Altera收發器都具有優異的性能和最低的功耗。在28G時，每通道功耗是200mW。圖2對比了幾種不同收發器配置時的delta功耗。

　　圖2 收發器功耗對比

　　實現功耗監控設計流程

　　從工具的角度看，必須同時考慮功耗和性能。以太高的功耗滿足性能要求，或者功耗較低但是沒有達到性能目標，這都是不可使用的設計。因此，Quartus II軟件還必須能夠在性能和功耗上很好地達到均衡。在沒有用戶干預的情況下，工具會自動只在需要的地方使用高速塊，盡可能降低功耗泄漏以滿足性能要求，同時使得所有其他塊進入低功耗狀態以減小泄漏。此外，還采取了以下降低功耗的措施：

　　? 邏輯、RAM 分析、重新規劃，以降低動態功耗

　　? 群布局減小了走線長度，降低了動態布線功耗

　　? 優化布局以減小時鐘功耗以及非關鍵通路信號布線功耗

　　建模是重要的步驟，因為它保證了功耗模型的正確性，不是最差也不是最樂觀。公司可以選擇保守、激進或者正確的方式。最終，最適合設計人員的唯一選項是正確地建模。保守選擇導致了估算的功耗在市場上看起來并不具有競爭優勢。激進的選擇導致最終功耗與工具估算的功耗不具有可比性。做到正確的選擇盡可能接近硅片實際測量的功耗，同時滿足了供應商和客戶的要求。

　　在制造過程中降低功耗，提高性能

　　提高制造能力，大批量交付器件是提高產量、嚴格工藝的關鍵。Altera早期以標準功耗指標發售器件，以幫助前沿的客戶滿足早期原型開發和生產進度要求，然后，嚴格曲線指標，盡快實現利益，以幫助這些用戶滿足其產品進度和功效目標。Altera采用這一嚴格的工藝來交付低靜態功耗的新L（低功耗）器件。

　　如圖3示，減小工藝變化使得靜態功耗降低了35%，從而降低了總功耗。由于結溫增大和漏電增加是一種指數函數關系，因此，這一方法在較高結溫時極大地降低了功耗，滿足了當今很多系統設計的要求。

　　圖3 工藝降低了靜態功耗

　　在28HP制造工藝降低功耗的結果非常顯著，因此，Altera立即將其應用于獨具優勢的FPGA上，在產品代碼中標以“L”。這種突出顯示的訂購碼旨在將產品立即應用于對功耗敏感的設計中，然后，在所有28 nm產品中繼續發揮同樣的工藝優勢。

　　在FPGA 設計中使功耗和性能達到均衡

　　設計人員能夠使用高端器件，當這些工具具備了各種低功耗功能以及支持功耗預知的情況下，設計人員自己會確定怎樣均衡其每一設計的性能和功耗。他們從選擇正確的FPGA系列開始。當需要最佳性能或者最大容量時，選用Stratix V FPGA。在Stratix V系列中，可用的型號包括沒有收發器的器件、有收發器的器件，以及重點是DSP應用的器件。

　　選擇好器件后，在FPGA設計過程中，可以使用幾種設計方法來降低功耗，包括，邏輯和RAM時鐘通道以及部分重新配置等。

　　即使采用了最佳設計方法、模型和軟件，也只有提供了輸入后才能進行功耗估算。大部分設計人員熟悉基本動態功耗方程：CV2F X （觸發率）。設計工具計算電容（C），已知電壓（V）和頻率（F）是已知的，但是不知道設計的觸發率。確定觸發率的最佳方法是運行代表實際系統使用情況的仿真，得到.vcd文件后，使用PowerPlay功耗分析器工具。次優的方法是為I/O建立合適的觸發率，根據得到的估算，使用 PowerPlay功耗分析器來產生內部觸發率。第三好的方法是使用早期功耗估算器 （EPE），使用以前相似設計的觸發率。最不精確的方法是以默認觸發率使用EPE。功耗估算的精度與默認觸發率和設計實際觸發率之間的差值相關。 Altera建議使用 PowerPlay功耗分析器，通過矢量獲得最佳功耗估算。