UART模塊 - 基于FPGA的PCI總線串口卡設計

　　1.2 UART模塊

　　PCI總線傳輸的是并行數據，而串口傳輸的是串行數據，要想實現PCI總線與串口的數據傳輸，必須通過UART完成數據的串并/并串轉換。本文設計的基于FPGA的UART由4個模塊組成：波特率發生器模塊、寄存器控制模塊、接收模塊以及發送模塊。UART的總體框圖如圖5所示。

　　1.2.1 波特率發生器模塊

　　波特率發生器實際上就是一個分頻器，用來產生和串行通信所采用的波特率同步的時鐘，這樣才能按照串行通信的時序要求進行數據接收或發送。本設計中UART收發的每一個數據寬度都是波特率發生器輸出時鐘周期的16倍，即假定當前按照9 600 b/s進行收發，那么波特率發生器輸出的時鐘頻率應為9 600×16 Hz。

　　1.2.2 寄存器控制模塊

　　設計的UART包括：2個數據緩沖寄存器（接收、發送緩沖寄存器）；2個狀態寄存器（中斷識別、線路狀態寄存器）；2個控制寄存器（中斷使能、線路控制寄存器）；2個移位寄存器（接收、發送移位寄存器）。寄存器控制模塊完成除了移位寄存器外的所有寄存器的讀寫控制。

　　1.2.3 接收模塊

　　接收模塊包括接收緩沖寄存器和接收移位寄存器。在接收數據開始時，為了能夠準確地傳輸數據，先要清空接收緩沖寄存器和接收移位寄存器，然后接收移位寄存器等待檢測數據的起始位。檢測到有效的起始位后開始接收數據，同時啟動接收數據計數器，統計接收數據的位數，直到接收到滿足需求的數據位。如果需要奇偶校驗，則產生校驗位。最后接收停止位，完成1幀數據（起始位+數據位+奇偶校驗位+停止位）的接收，將數據存入接收緩沖寄存器，進行下一幀數據的接收，并通知上位機讀取數據。

　　接收模塊通過狀態機來完成數據接收，其狀態機包含4個狀態：空閑狀態（idle）、移位狀態（shift）、奇偶校驗狀態（parity）和停止位狀態（stop），如圖6所示。其工作過程如下：當系統復位時，狀態機進入空閑狀態，等待接收開始位；當開始位被確定有效后，狀態機進入移位狀態。在移位狀態中，接收模塊為每個數據位的移入等待16個內部時鐘周期，接收完特定的數據位后，若奇偶校驗使能有效，則跳轉到奇偶校驗狀態；否則，進入停止位狀態，而后進入空閑狀態，重復上述過程。

　　1.2.4 發送模塊

　　發送模塊包括發送緩存寄存器和發送移位寄存器。在發送數據開始時，清空發送緩存寄存器和發送移位寄存器后，發送緩存寄存器接收發送來的數據，然后從發送緩存寄存器向發送移位寄存器發送數據。首先發送起始位到發送移位寄存器，同時啟動發送數據計數器，記錄發送數據的個數，直到發送移位寄存器接收到滿足需求的數據。若奇偶校驗使能有效，則跳轉到奇偶校驗狀態；否則，進入停止位狀態，完成1幀數據的發送。只要發送緩存寄存器不為空，則繼續傳輸下一幀數據。其狀態機的實現與接收模塊的類似。

　　2 系統軟件設計

　　2.1 驅動程序

　　WinDriver是一套PCI驅動程序開發包。它改變了傳統驅動程序開發的方法與思路，極大地簡化了驅動程序的編制。同時，WinDriver又沒有犧牲驅動程序的性能，是一套高效、快捷的PCI驅動程序開發軟件包［4］。WinDriver可在VC／C++、Delphi、BC++、VB等多種開發環境中使用，本設計選用VC++作為驅動程序的開發環境，通過WinDriver生成VC++代碼，根據設計的需要修改生成的代碼以完成此PCI設備的驅動。驅動程序流程圖如圖7所示。