?

　　鎖相環路由于具高穩定性、優越的跟蹤性能及良好的抗干擾性,在頻率合成得到了廣泛應用。但簡單的鎖相環路對輸出頻率、頻率分辨經等指標往往不能滿足要求,所以要對簡單鎖相環路加以改進。小數分頻鎖相環則是改進方案之一。

　　采用小數分頻鎖相環帶來的一個嚴重問題是分數調制(又稱相位調制)問題。

?

　　產生的原因是：當環中鎖定時,分頻器的分頻比不是固定的,而是在N和N+1之間變化。由于輸出頻率fo=N·F×fr,所當分頻比為N時,鑒相器的fo/N信號相位超前fr的相位,而且兩者相位差不斷增加,直到分頻比為N+1。這時相位差突然降到0,其結果是鑒相器的輸出呈現階梯鋸齒波形。這樣一個波動電壓加到壓控振蕩器上就會產生頻率調制。對于上述由于分頻比變化而引起的相位調制通常采用以下模擬補償措施：將小數累加器的累加和通過D/A變換器變換成補償電壓(其電壓大小與鑒相器輸出的相位調制電壓成正比而極性相反),再加到求和放大器上進行抵消。這種模擬補償措施有以下不足之處：(1)補償電路過于復雜,調試不方便;(2)由于補償電壓和相位調制在時間上和幅度上難以達到一致,因此補償程度有限的,一般存在1%以上的誤差。因此,一個全數字的方案被提出來,它很很好地解決分數調制問題,這就是∑-Δ調制。

　　1 ∑-Δ調制頻率合成器及其實現

　　∑-Δ調制頻率合成器是一個無相位補償的分數頻率合成,用∑-Δ調制器取代普通分數環中的累加器。把所需分頻比的分數部分作為∑-Δ調制器的輸入,由調制器產生脈沖密度調制信號去控制頻率合成器的分頻比,以達到分數分頻的目的。

?

　　具有1位量化器(比較器)的一階∑-Δ調制器如圖1所示。1位D/A變換器完全線性,引入量化噪聲e(k),則量化器可作線性化處理,得圖1線性化模型,其中k為整數,g(k)為0～1的分數,代表小數分頻分頻比的小數部分。Y(k)為0或1,分別代表分頻比為N和N+1的情況。理論分析表明[1],一階∑-Δ調制器對信號是全通的,能傳遞所需信號。引外,它對噪聲呈現低頻端掏大、高頻端抑制小甚至放大特性。這就是∑-Δ調制器的噪聲變形特性,它把噪聲能量推向高頻端,而高頻噪聲可由環路低通濾波器濾除,因此一階∑-Δ調制器頻率合成器具有較小的噪聲。為更好地抑制噪聲,可用高階∑-Δ調制器,它由多個一階∑-Δ調制器級連而成。級連的方法如圖2所示。第一級的量化噪聲e1(k)(由v1(k))與y1(k)差得到)e2(k)作為第二級的輸入,第二級的量化e2(k)作為第三級的輸入,各級輸出作如圖的處理。調制器的輸出用來控制分頻化。同階∑-Δ調制頻率合成器電路實現框圖如圖3.采用多級累加器結構,與小數分頻頻率合成器比較,∑-Δ調制頻率合成器利用3個累加器或更多個累加器代替單個累加器,每個累加器輸出與下一個累加器的輸入相接。和通常的分數環一樣,累加的溢出控制分頻比。第一個累加器同分數系統中的累加器以同樣的方式工作,它溢出時,在一個周期內,將分頻比從N變到N+1。第一個累加器的輸出代表相位誤差,如不進行其它修正就會產生相位誤差。這個輸出再次由第二個累加器進行數字積分,由它的輸出進一步控制分頻比。控制方法如圖2所示。第二個累加器的溢出使分頻比變為N+1,下一時鐘周期變為N-1;第三個累加器將分頻比變為N+1,N-2,N+1;第四個累加器將分頻比變為N+1,N-3N,N+3,N-1等等。

　　2 ∑-Δ調制器原理設計

　　∑-Δ調制頻率合成器采用多級累加器結構,對于一般的使用場合,采用三級累加器已能夠滿足信號指標的要求。為了與微機接口的方使及頻率控制字的換算方便,

?

　　累加器采用BCD碼全加器。如要實現六位小數分頻,每級累加器需三個八位鎖存器和六個BCD碼全加器。為了使電路設計相對簡單,調制器部分采用吞脈沖技術。在采用三級累加器的情況下(參見圖2),分頻比最小時為N-3(第二級累加器-1有效,第三級累加器-2有效),最大時為N+4(圖中三級累加器+1均有效)。因為是采用吞脈沖技術(不能添加脈沖),即在分頻比為N-3時吞掉的脈沖最少。因此,在累加器全無溢出的情況下(分頻比為N),應吞掉三個以上的脈沖,而這本不應吞掉的脈沖在整數分頻部分予以添加。本設計采用無溢出時吞4個脈沖的方法,在三級調制器中的累加器的所有輸出情況下會吞掉1～8個脈沖。整數分頻計數器實際計數溢出值比分頻值小4,以添加本不應吞掉的4個脈沖。

　　3 ∑-Δ調制器的FPGA實現

　　FPGA是80年代中期出現的高密度可編程邏輯器伯。FPGA及其系統軟件是開發數字集成電路的最新技術,它利用計算機輔助設計,以電路原理圖、高級語言、狀態機等形式輸入設計邏輯;它提供功能模擬、定時模擬等模擬手段,在功能模式、定時模擬都滿足要求后,經過一系列的變換,將輸入邏輯轉換成FPGA器件的編程文件,以實現專用集成電路。

?

　　上述∑-Δ調制器采用三級累加器,實現六位小數分頻。采用74系列的電路,需要約60片左右的集成芯片,電路板尺寸比較大,電路調試麻煩,可靠性差,很難推廣使用和形成產品。將∑-Δ調制器用FPGA器件來實現,不但電路體積大大縮小,而且可靠性大大提高。使用FPGA器件的另一個好處是,可將同一系統中的其它數字電路納入其中進一步縮小體積。

　　本設計的軟件環境為Xilinx公司Foundation Serials 1.5i。采用原理圖輸入的設計方法,將復雜的原理圖分塊放在同一設計項目中,輸入完畢后進行功能模擬,確認功能正確以后,對原理圖進行編譯并進行FPGA器件內部的布局布線,同時生成定時模擬數據文件。功能模擬主要是驗證三級∑-Δ調制器的功能是否正確,判斷的依據是看其是否可實現吞掉1～8個脈沖。圖4是功能模擬的部分波形圖,采用XC3064A-7-PC84芯片對設計進行布局布線,結果使用資源情況為CLB86%、IOB 27%、GCLK被使用。最高工作頻率為4MHz。定時模擬能夠保證功能正確。

　　在本設計中,將整數分頻電路、吞脈沖電路均做在FPGA器件之中,進一步減小了電路板尺寸。