DMA既可以指內(nèi)存和外設(shè)直接存取數(shù)據(jù)這種內(nèi)存訪問的計算機技術(shù)，又可以指實現(xiàn)該技術(shù)的硬件模塊（對于通用計算機PC而言，DMA控制邏輯由CPU和DMA控制接口邏輯芯片共同組成，嵌入式系統(tǒng)的DMA控制器內(nèi)建在處理器芯片內(nèi)部，一般稱為DMA控制器，DMAC）。

　　值得注意的是，通常只有數(shù)據(jù)流量較大（kBps或者更高）的外設(shè)才需要支持DMA能力，這些應(yīng)用方面典型的例子包括視頻、音頻和網(wǎng)絡(luò)接口。

　　DMAC可以在兩種模式下運行：無描述符存取模式和描述符存取模式。模式的選取由DCSRx［NODESCFETCH］位決定。同樣在同一時間內(nèi)，不同的通道里可以分別使用這兩種模式。通道在轉(zhuǎn)換運行模式之前必須停止數(shù)據(jù)處理。如果出現(xiàn)錯誤，則通道停留在停止狀態(tài)，等待程序處理。

　　（1）無描述符存取模式

　　在無描述符存取模式下，DDADRx被保留。程序不可以向DDADRx中寫入數(shù)據(jù)，并且必須加載DSADRx、DTADRx和DCMDx寄存器。當運行位被設(shè)置，DMAC立刻運行以傳輸數(shù)據(jù)。無描述符存取在數(shù)據(jù)傳輸?shù)拈_始時被執(zhí)行。

　　一個典型的無描述符存取操作順序如下。

　　1）復(fù)位后，通道處于未初始化狀態(tài)。

　　2）設(shè)置DCSR［RUN］位為0，設(shè)置DCSR［NODESCFETCH］位為1。

　　3）程序?qū)⒃吹刂穼懭隓SADR寄存器，將目標地址寫入DTADR寄存器，將命令寫入DCMD寄存器。

　　4）向DCSR［RUN］位中寫入1，然后無描述符存取被執(zhí)行。

　　5）通道等待數(shù)據(jù)傳輸請求。

　　6）通道傳輸數(shù)據(jù)，數(shù)據(jù)量由DCMD［SIZE］和DCMD［LENGTH］較小者決定。

　　7）在DCMD［LENGTH］被設(shè)置為0之前，通道等待下一次數(shù)據(jù)請求。

　　8）DDADR［STOP］被設(shè)置為1，通道運行終止。

　　（2） 有描述符存取模式

　　在有描述符存取模式下，DMAC的寄存器用內(nèi)存中的DMA描述符數(shù)據(jù)填充。多個DMA描述符可以被鏈成一個鏈表。這就允許DMA通道在一系列不連續(xù)的地址上進行數(shù)據(jù)傳輸。一個典型的有描述符存取模式的操作步驟如下。

　　1）復(fù)位后，通道處于未初始化狀態(tài)。

　　2）程序?qū)⒚枋龇刂罚?6字節(jié)對齊）寫入DDADR寄存器。

　　3）程序向DCSR［RUN］中寫入1。

　　4）DMAC從DDADR標記的地址中讀取4字長的描述符，其中各字加載情況如下：

　　· Word ［0］ -》 DDADRx寄存器；

　　· Word ［1］ -》 DSADRx寄存器；

　　· Word ［2］ -》 DTADRx寄存器；

　　· Word ［3］ -》 DCMDx寄存器。

　　5）通道等待數(shù)據(jù)傳輸請求。

　　6）通道傳輸數(shù)據(jù)，數(shù)據(jù)量由DCMD［SIZE］和DCMD［LENGTH］較小者決定。

　　7）在DCMD［LENGTH］被設(shè)置為0之前，通道等待下一次數(shù)據(jù)請求。

　　8）DDADR［STOP］被設(shè)置為1，通道運行終止，否則繼續(xù)運行

　　DMA控制器的基本組成

　　一個DMA控制器，實際上是采用DMA方式的外圍設(shè)備與系統(tǒng)總線之間的接口電路，這個接口電路是在中斷接口的基礎(chǔ)上再加DMA機構(gòu)組成。習慣上將DMA方式的接口電路稱為DMA控制器。

　　（1）內(nèi)存地址計數(shù)器：用于存放內(nèi)存中要交換的數(shù)據(jù)的地址。在 DMA傳送前，須通過程序?qū)?shù)據(jù)在內(nèi)存中的起始位置（首地址）送到內(nèi)存地址計數(shù)器。而當 DMA 傳送時，每交換一次數(shù)據(jù)，將地址計數(shù)器加“1”，從而以增量方式給出內(nèi)存中要交換的一批數(shù)據(jù)的地址。

　　（2）字計數(shù)器：用于記錄傳送數(shù)據(jù)塊的長度（多少字數(shù)）。其內(nèi)容也是在數(shù)據(jù)傳送之前由程序預(yù)置，交換的字數(shù)通常以補碼形式表示。在DMA傳送時，每傳送一個字，字計數(shù)器就加“1”。當計數(shù)器溢出即最高位產(chǎn)生進位時，表示這批數(shù)據(jù)傳送完畢，于是引起DMA控制器向CPU發(fā)出中斷信號。

　　（3）數(shù)據(jù)緩沖寄存器：用于暫存每次傳送的數(shù)據(jù)（一個字）。當輸入時，由設(shè)備（如磁盤）送往數(shù)據(jù)緩沖寄存器，再由緩沖寄存器通過數(shù)據(jù)總線送到內(nèi)存。反之，輸出時，由內(nèi)存通過數(shù)據(jù)總線送到數(shù)據(jù)緩沖寄存器，然后再送到設(shè)備。

　　（4）“DMA請求”標志：每當設(shè)備準備好一個數(shù)據(jù)字后給出一個控制信號，使“DMA

　　請求”標志置“1”。該標志置位后向“控制/狀態(tài)”邏輯發(fā)出DMA請求，后者又向CPU發(fā)出總線使用權(quán)的請求（HOLD），CPU響應(yīng)此請求后發(fā)回響應(yīng)信號HLDA，“控制/狀態(tài)”邏輯接收此信號后發(fā)出DMA響應(yīng)信號，使“DMA 請求”標志復(fù)位，為交換下一個字做好準備。

　　（5）“控制/狀態(tài)”邏輯：由控制和時序電路以及狀態(tài)標志等組成，用于修改內(nèi)存地址計數(shù)器和字計數(shù)器，指定傳送類型（輸入或輸出），并對“DMA請求”信號和CPU響應(yīng)信號進行協(xié)調(diào)和同步。

　　（6）中斷機構(gòu)：當字計數(shù)器溢出時，意味著一組數(shù)據(jù)交換完畢，由溢出信號觸發(fā)中斷機構(gòu)，向CPU提出中斷報告。