制程選擇至關(guān)重要

　　為了達(dá)到低功耗的運(yùn)作，并能有效地在低耗電待機(jī)模式下，達(dá)到極低的待機(jī)功耗，制程的選擇極為重要。在不強(qiáng)調(diào)速度極致的某些制程分類，選擇極低元件截止電流制程（圖2）進(jìn)行邏輯閘制作，并進(jìn)行數(shù)位設(shè)計(jì)是方法之一。

　　圖2 不同制程元件截止和晶片待機(jī)電流變化

　　選擇這種策略的額外效益是，通常也能降低動(dòng)態(tài)操作電流，達(dá)到較佳的表現(xiàn)。另外，由于高溫大幅增加靜態(tài)電流，當(dāng)溫度由攝氏25度增加到攝氏85度時(shí)，一個(gè)典型比例約增加十倍的靜態(tài)電流。以非低功耗0.18微米制程，開(kāi)發(fā)邏輯閥門(mén)數(shù)200K、4KB SRAM的32位元MCU為例，在核心電壓1.8伏特、攝氏25度的靜態(tài)耗電約為5？10微安培；當(dāng)溫度升高到攝氏85度時(shí)，靜待電流將會(huì)飆高到50~100微安培；而若采用低功耗制程，在攝氏85度時(shí)，靜態(tài)電流僅約10微安培。

　　選用低功耗/高效能的CPU內(nèi)核

　　早期低功耗MCU受限于成本及制程技術(shù)，大都選擇8位元CPU內(nèi)核，但隨著工業(yè)智慧化的發(fā)展，導(dǎo)致產(chǎn)品功能更加復(fù)雜，運(yùn)算量更高，8位元MCU已逐漸無(wú)法滿足效能需求；為了兼顧低功耗高效能，選擇適用的32位元CPU內(nèi)核乃大勢(shì)所趨。

　　選擇低功耗CPU內(nèi)核，除了單位頻率耗電流外，還須要綜合考量小容量的低記憶體代碼，相同功能所需的代碼越長(zhǎng)，除了增加記憶體成本，也代表更長(zhǎng)的運(yùn)行時(shí)間及功耗。另外，由于軟體開(kāi)發(fā)成本在后期將會(huì)越來(lái)越高，大量的參考代碼及更多的第三方開(kāi)發(fā)商的支持，均可有效降低軟體的開(kāi)發(fā)時(shí)間及成本。也因此，選擇一款更多人使用的CPU內(nèi)核也是重要的考量之一。

　　控制數(shù)位電路時(shí)脈

　　對(duì)于一般的同步數(shù)位電路設(shè)計(jì)，要使數(shù)位單元有效降低操作電流，透過(guò)控制時(shí)脈的頻率或截止不需要的時(shí)脈跳動(dòng)，也是重要的方法。低功耗MCU通常配備豐富的時(shí)脈控制單元，可對(duì)個(gè)別的數(shù)位周邊單元，依照需求做降頻或升頻的操作調(diào)整，在達(dá)到運(yùn)作能力的同時(shí)，用最低的頻率來(lái)運(yùn)行。但為了達(dá)到更彈性的時(shí)脈配置，可能導(dǎo)致CPU內(nèi)核和周邊電路時(shí)脈不同步的現(xiàn)象，此時(shí)必須仔細(xì)考慮電路設(shè)計(jì)，保證跨時(shí)脈領(lǐng)域資料存取的正確性。

　　另外，為了盡量降低CPU介入處理時(shí)間或降低CPU工作頻率而節(jié)省下來(lái)的功耗，可提供直接記憶體存取（DMA）或周邊電路相互觸發(fā)電路進(jìn)行資料的傳遞，如定時(shí)器（Timer）定時(shí)自動(dòng)觸發(fā)ADC或DAC，并透過(guò)DMA進(jìn)行資料由ADC到RAM，或者RAM到DAC的搬移，同時(shí)在ADC的輸入可以增加簡(jiǎn)單的數(shù)位濾波及平滑化電路，如此不須要CPU經(jīng)常介入處理，也不會(huì)因?yàn)轫氁磿r(shí)處理ADC或DAC事件，導(dǎo)致中斷程序占用太多時(shí)間，降低系統(tǒng)的即時(shí)性及穩(wěn)定性。

　　支援多種工作模式

　　為了配合不同的應(yīng)用需求，并達(dá)到系統(tǒng)平均功耗的最小化，低功耗MCU須要提供多種操作模式，讓使用者靈活調(diào)配應(yīng)用，常見(jiàn)的操作模式有下列數(shù)種：

　　．正常運(yùn)行模式

　　CPU內(nèi)核及周邊正常工作，能即時(shí)改變CPU及周邊的工作頻率（On the Fly）或關(guān)閉不需要的時(shí)脈源，以獲得最佳的工作效能。

　　．低頻工作模式

　　CPU內(nèi)核及周邊工作于低頻的時(shí)脈源，如32.768kHz晶振或內(nèi)部低頻10K電阻電容（RC）振蕩器，通常最大的耗電來(lái)源，為嵌入式快閃記憶體及LDO本身的耗電流。若此時(shí)的執(zhí)行程序不大，可以考慮將程序運(yùn)作于RAM，以降低平均功耗。請(qǐng)注意并不是所有MCU都能支援在RAM執(zhí)行程序。

　　．Idle模式

　　CPU內(nèi)核停止，時(shí)脈源和被啟動(dòng)的周邊電路持續(xù)工作，直到周邊電路符合設(shè)定條件，喚醒CPU進(jìn)行資料處理或控制執(zhí)行流程。通常高頻的運(yùn)行模式，CPU及嵌入式快閃記憶體消耗相當(dāng)大比例的電流，故閑置（Idle）模式能有效降低平均功耗。

　　．待機(jī)RAM保持模式

　　CPU內(nèi)核及所有時(shí)脈源關(guān)閉，內(nèi)建LDO切換到低耗電模式，但是RAM及I/O接腳持續(xù)供電，維持進(jìn)入待機(jī)之前的狀態(tài)。

　　．RTC模式

　　CPU內(nèi)核及高頻時(shí)脈源關(guān)閉，內(nèi)建LDO切換到低耗電模式，由于此時(shí)LDO供電能力降低，僅能提供低耗電的周邊電路運(yùn)行，如32.768kHz晶振、即時(shí)時(shí)脈計(jì)數(shù)器（RTC）、BOD、TN單色LCD直接驅(qū)動(dòng)電路等。

　　．深層待機(jī)模式

　　CPU內(nèi)核及所有時(shí)脈源關(guān)閉，關(guān)閉RAM及LDO、BOD等所有周邊電路的電源，僅I/O接腳（或部分I/O接腳）持續(xù)供電，由I/O接腳或重置（Reset）接腳喚醒CPU。因?yàn)榇四Ｊ较拢琑AM的資料已丟失，通常會(huì)進(jìn)行內(nèi)部電源切割，提供數(shù)十個(gè)狀態(tài)記錄暫存器，做為系統(tǒng)重啟時(shí)的初始狀態(tài)參考源。此模式的優(yōu)點(diǎn)是更低的靜態(tài)電流，通常僅需100？500奈安培，其缺點(diǎn)是并非所有的應(yīng)用都可以忍受RAM資料丟失及系統(tǒng)重啟。

　　電源系統(tǒng)的考量

　　在多電源系統(tǒng)的應(yīng)用上，必須考慮低功耗MCU的內(nèi)部電源規(guī)畫(huà)或自動(dòng)切換，以下以市電/備用電池雙電源系統(tǒng)及內(nèi)建通用序列匯流排（USB）介面，但平常由電池供電的行動(dòng)裝置來(lái)舉例說(shuō)明。

　　．市電/備用電池雙電源系統(tǒng)

　　MCU平常由市電經(jīng)由交直流轉(zhuǎn)換電路供電，當(dāng)市電斷電時(shí)，經(jīng)由連接在備用電源的獨(dú)立供電接腳進(jìn)行供電，同時(shí)在MCU內(nèi)部進(jìn)行電源切割，并提供一個(gè)可靠的備用電源自動(dòng)切換開(kāi)關(guān)，確保市電正常供電時(shí)備用電池不會(huì)持續(xù)被消耗。

　　但仔細(xì)考慮，其實(shí)有兩種狀況可能發(fā)生，一種是備用電池僅供電給部分低耗電的周邊電路，如32.768kHz晶振、RTC時(shí)脈電路、資料備份暫存器等。當(dāng)市電來(lái)時(shí)，MCU將重新啟動(dòng)；另外一種狀況是當(dāng)市電斷電時(shí)，有可能MCU及部分周邊電路會(huì)被喚醒工作，然后再次進(jìn)入待機(jī)模式。智慧型電表就是此類應(yīng)用的典型代表。在此種應(yīng)用中，備用電池須要供電給整顆MCU，所以電源自動(dòng)切換開(kāi)關(guān)必須能承受更高的電流，相對(duì)成本也較高。

　　．內(nèi)建USB介面行動(dòng)裝置

　　此類裝置平時(shí)由兩節(jié)電池供電或鋰電池供電，工作電壓可能為2.2？3伏特，當(dāng)連接到USB時(shí)，USB介面轉(zhuǎn)由VBUS供電。此類低功耗MCU如果沒(méi)有內(nèi)建5伏特轉(zhuǎn)3伏特的USB介面，LDO將會(huì)產(chǎn)生下列問(wèn)題，當(dāng)連接USB時(shí)，必須由外掛的LDO將USB VBUS的5伏特電源轉(zhuǎn)換為3伏特電源，同時(shí)提供給MCU VDD及USB介面電路，但又必須避免LDO輸出的3伏特電源，與離線操作時(shí)的電池電源發(fā)生沖突，將會(huì)須要外加電源管理電路，增加系統(tǒng)成本及復(fù)雜度。

　　豐富的喚醒機(jī)制及快速喚醒時(shí)間

　　有許多的系統(tǒng)應(yīng)用場(chǎng)合，須由外部的單一訊號(hào)、鍵盤(pán)或甚至串列通訊訊號(hào)，激發(fā)MCU啟動(dòng)整體系統(tǒng)的運(yùn)作。在未被激發(fā)的時(shí)候，MCU或甚至大部分的整機(jī)須處于最低耗電的待機(jī)狀態(tài)，以延長(zhǎng)電池的壽命。

　　能夠在各式需求下被喚醒，也成為MCU的重要特征。MCU能擁有各式不同的喚醒方式，包括各I/O可做為激發(fā)喚醒的通道，或是由內(nèi)部整合電路（I2C）、通用異步收發(fā)器（UART）、串列周邊介面（SPI）的通道做為被外界元件觸發(fā)喚醒，或使用內(nèi)、外部的超低耗電時(shí)脈源，透過(guò)計(jì)時(shí)器來(lái)計(jì)時(shí)喚醒。諸多的喚醒機(jī)制，只要運(yùn)用得當(dāng)，并配合MCU的低耗電操作切換模式，可使MCU幾乎時(shí)時(shí)處于極低功耗的狀況。

　　配有快速、高效率內(nèi)核的MCU，可以在每次喚醒的當(dāng)下短暫時(shí)間里，完成應(yīng)有的運(yùn)作與反應(yīng)，并再次進(jìn)入深層的低待機(jī)模式，以此達(dá)到平均耗能下降的目的。但是，若喚醒后開(kāi)始執(zhí)行微指令的時(shí)間因?yàn)槟承┮蛩囟涎拥煤荛L(zhǎng)，將會(huì)使降低總體耗電的目標(biāo)大打折扣，甚至達(dá)不到系統(tǒng)反應(yīng)的要求。因此，有些MCU配合起振時(shí)間的改進(jìn)，及邏輯設(shè)計(jì)的配合，使得喚醒后執(zhí)行指令的時(shí)間至少降到數(shù)個(gè)微秒之內(nèi)。