傳統的低功耗MCU設計都是以8位MCU為主，因為8位內核閾門相對較少，運行或泄露電流低，售價也相對低廉。但是，許多新興的應用都需要比8 位元內核更大的處理效率。近年智能生活的抬頭、物聯網的建立，手持式消費性電子產品與無線功能需求越來越高、設計越來越復雜，要提高性能的同時又要兼顧低功耗，需要有一高性能低功耗的主控MCU來作為平臺。另一方面，工業上的智能化也在展開，如遠端監控、數位化、網路化等。簡單說來，就是人物之連結（云端應用）、物物之連結（物聯網） 需求越來越多，導致產品功能越來越復雜，運算量越來越高，2009年ARM發表了32位Cortex-M0內核，提供 MCU 廠商一個強而有力的平臺，加上制程微縮技術的進步，嵌入式快閃記憶體制程普及化及降價，主要成本來自記憶體大小及類比周邊和 IO 管腳數量，CPU內核的成本差異已大幅縮短，更促進了高性價比32位元低功耗MCU的快速發展。

　　MCU功耗來自何處？

　　在開始討論低功耗 MCU 設計前，必須先探討 MCU功耗的來源，其主要由靜態功耗及運行功耗兩部分組成?？紤]實際的應用，最后決定系統功耗性能指標則必須計算平均功耗。

　　運行功耗

　　現代 MCU 已整合相當多的的類比周邊，不能單純考量數字電路的動態功耗。MCU運行時的總功耗由類比周邊功耗和數字周邊的動態功耗相加而得。類比電路的功耗通常由工作電壓及其性能要求指標來決定，例如 100 ns傳遞延遲 （Propogation Delay）的比較器工作電流可能約為 40 微安，當允許傳遞延遲規格為 1 μs時，工作電流有機會降到個位數微安。

　　數字電路的動態功耗主要來自開關頻率、電壓及等效負載電容，其計算公式如下：

　　PDynamic （動態功耗） ~ f （工作頻率） x CL （等效負載電容） x VDD 2 （工作電壓）

　　由以上公式可以理解到降低動態功耗最直接的方式為降低工作電壓及工作頻率。但MCU實際應用面通常要求更寬廣的工作電壓及更高的效能。在降低工作電壓方面，可以選擇更新近的制程，并透過 LDO 讓 CPU 內核、數字電路及與管腳輸出入電壓無關的類比周邊在低壓操作，IO 管腳及需要與其他外部電路連接的類比周邊則在較高的系統電壓操作。如此可以兼顧低功耗及寬工作電壓的需求。在降低工作頻率這項參數上，一個設計優良的32位MCU更能突顯其效能優勢，除了直覺的 MIPS 比較之外，32 位元匯流排也代表更高的資料存取頻寬，能以更低的工作頻率達到相同的效能，進而降低整體功耗。另外，如果 MCU 內建與操作頻率相關的類比周邊，例如石英晶體震蕩電路、嵌入式快閃記憶體或電流式 DAC，其電流消耗與轉換頻率成正比，也要納入低功耗 MCU 的動態功耗設計考量。

　　靜態功耗

　　傳統靜態功耗的定義是指系統時鐘源關閉時數字電路的漏電流。但是在混合信號低功耗 MCU 的設計中要同時考慮下列多種漏電流來源，包含數字電路漏電流、SRAM 漏電流、待機時已關閉的模擬電路漏電流 （例如 ADC，嵌入式快閃記憶體）、待機時不關閉的模擬電路工作電流 （例如 LDO、BOD） 及 IO 管腳的漏電流。因為時鐘源已關閉，影響靜態功耗的主要參數為制程、電壓及溫度。所以降低靜態功耗必須選擇超低功耗制程，但是低功耗制程通常伴隨較高的 Vt，導致低電壓類比周邊設計困難。另外，以MCU待機電流 1微安的規格，代表數字電路漏電 + RAM 保持電流 + LDO 工作電流 + BOD （降壓偵測或重置電路） 工作電流總和必須小于 1微安，對于 Flash，RAM 越來越大及功能越來越多的低功耗 MCU 設計廠商而言，是十分艱巨的挑戰。