人們通常用每秒百萬條指令（MIPS）來衡量微控制器（MCU）的計算性能，但是沒有任何兩個MCU/SoC架構是完全相同的，加速不同應用性能的集成度也不相同。因此，在采用適當硬件特性的情況下，固件應用可減少對CPU資源的占用。在移植到不同架構的過程中，如果開發人員只關注MIPS，僅以MIPS來預測應用所需的計算性能，那么就會大錯特錯了。本文將就典型的計算問題分析MCU/SoC的多種架構特性，目的是說明MIPS并不能真正反映器件的計算性能，并探討我們應當如何應對這一問題。此外，鑒于目前比較此類產品系統級功能的基準標準較少，本文還將專門重點討論運行速率在100MHz以下的MCU/SoC器件。

　　100MHz以下架構的特點

　　100MHz以下的MCU通常使用8位、16位或32位架構，數據總線寬度為8位、16位或32位。這些產品也可分為其它多種類型，如Harvard/Von Neumen和RISC與CISC等，每種類型都有其引人關注的不同之處。對大多數MCU而言，不同的指令需要執行不同的機器資源。此外，振蕩器頻率通常與機器工作周期不同，比如，就經典的8051而言，振蕩器的12個周期才相當于機器工作1個周期。而對許多PIC器件而言，4個振蕩器周期就對應于1個機器工作周期。

　　下面我們通過一個示例來更好地了說明這一問題。假設某器件的振蕩器頻率為20MHz，其兩個振蕩器周期對應于1個機器工作周期。此外，指令執行需要1到6個機器工作周期。那么，該器件的MIPS額定值是多少呢？我們將振蕩器頻率除以2，得到可用的機器工作周期為1千萬。不過，如何將機器工作周期轉換為MIPS則取決于我們如何看待這一問題。如果您是營銷人員，您會只專注于最佳情況，也就是假定每條指令只要一個工作周期，這樣這款產品的性能就是10 MIPS。如果您想了解最低的理論性能，那么就會假定每條指令需要6個工作周期，這就會得到1.66（10/6）MIPS。這里我們得到了最高和最低的MIPS。對典型應用而言，實際的MIPS性能介于二者之間，具體取決于應用的指令集組合。我們這里還作了令一個假定，即認為不同的架構指令計算性能類似，但這基本上是不現實的。

　　我們這里假定機器工作周期數量是決定器件執行指令數量的唯一因素。下面，我們設想一下閃存對處理性能的影響。一般而言，閃存提供數據的速率不超過20MHz。因此，如果CPU運行速率超過20MHz，而用閃存執行指令，那么閃存數據速率就成為了最大的瓶頸。在此情況下，我們可讓閃存總線帶寬高于數據總線帶寬，并創建指令緩沖器以跟上指令速率，從而解決上述問題。要做到這一點，CPU就要在執行當前指令時調用下一條指令。這種做法對線性代碼而言沒問題。但不幸的是，實際系統代碼很少是線性的。每次代碼出現分支，指令緩沖器都必須重構。另一種改進性能的辦法是添加緩存容量。簡而言之，如果一個MCU/SoC管理閃存的效率較高，而另一個效率較低，則即便機器工作循環和指令集相同，性能數據也將大不相同。

　　我們已經比較熟悉類似上述的各種因素，開發人員通常會在比較不同器件的性能時考慮到這些相關因素。下面我們來談談某些不太明顯的因素。