創造高密度的VoIP處理器

任何高密度VoIP平臺的關鍵需求之一，是它必須在低功耗和有限使用面積下，盡可能提供最多的通道。對于信道數目超過1,000個的電信等級產品，其核心基本建構方塊會為DSP引擎執行PCM或LBR語音編碼，這些芯片也是機柜內重復性最高的零件。除此之外，由于每顆組件必須同時處理數百個語音編碼信道，使得用于存放數據和程序內存需求就變得極為龐大，平均每顆組件高達24-50MBits，使得內存成為占用硅晶粒面積的主要零件；一個高密度平臺擁有高達50-100顆這類組件，對其內存配置方式和架構有所改善，整體解決方案就會獲得非?？捎^的回報。

VoIP處理器的發展最好是以DSP模塊為基礎，這樣才會得到最高效能。典型的模塊包含中央處理器核心、內存系統組件以及DMA系統界面，其中內存系統組件可能是內存和快取控制器；由于核心通常會提供多種內存組態供設計人員選擇，因此內存架構將對VoIP系統造成重大影響。傳統上，DSP核心的MHz效能改善速度會遠超過內存速度，絕大多數的半導體制造商則會利用同樣制程技術提供多種類型的記憶位晶胞(memory bitcells)，例如廠商會提供高密度記憶位晶胞，它們的泄漏功耗 (leakage power) 較小，但必須在較低速度下工作，高速記憶位晶胞的工作速度則能達到或超過處理器頻率頻率。此外，內存設計人員也試圖發展最佳化的內存架構，讓內存速度能跟上中央處理器的工作速度，下圖即是Harvard架構所實作的單階層和兩階層內存系統。

單階層和兩階層內存系統的Harvard架構

規劃新處理器時，選擇單階層或兩階層內存系統是很重要的技術取舍，對于特定不同的應用，這些架構必須在面積、功耗和效能取得最佳平衡。根據我們前面討論結果，要支持所需的信道密度，內存架構可采用三種實作方式，其中兩種架構屬于單階層內存系統，一種采用快速的記憶位晶胞，另一種則采用速度較慢而密度較高的記憶位晶胞；設計人員可以選擇兩階層內存系統，選擇第一層快速內存，或是第二層高密度內存來達到與第一層相同的總內存容量。

不同方法會對系統造成不同影響，這并不令人意外。首先是功耗的問題，下圖是前述三種方法的功耗特性，包括兩種單階層內存系統和一種兩階層內存系統，圖中所示的功耗主要是處理器存取功耗和漏電功耗，DMA存取功耗則是數據從第二層內存移到第一層內存 (假設未使用快取) 的功耗需求。若以HD語音系統的假設為基礎，下圖就證明在這種制程設計條件下，兩階層內存架構通常是較好的解決方案。

內存系統功耗的比較

如前所述，若組件必須內建24-50 MBits內存，那么絕大多數的硅晶粒面積都會被這些內存占用；在這種情形下，未來內存架構的使用面積也會成為另一項重要的芯片層級影響因素，下圖即是單階層和兩階層內存系統對于面積的影響。

內存系統使用面積的比較

若整個內存都是由快速記憶位晶胞組成，面積和功耗都會受到沖擊，如果整個內存只包含高密度記憶晶胞，那么受影響的就是速度；因此若能以最佳方式把快速和高密度內存結合至兩階層內存系統，系統架構即可提供最佳的功耗、面積和效能。根據這個范例，我們能得到以下結論：兩階層內存系統為VoIP處理器提供最佳效能，同時帶來以下優點：
?? 使用龐大的第二層內存 (L2)，并采用高密度而低泄漏功耗的記憶晶胞，即可減少整體的晶粒面積和功耗。
?? 使用少量的第一層內存 (L1)，并采用高速、但密度較低的記憶晶胞，即可支持更高處理器速度，并做為速度較慢的L2內存的緩沖區。
?? 在L1中結合快取和映像內存 (mapped memory)，即可將攸關運算效能的關鍵程序代碼儲存在L1映像內存，同時透過高速緩存來利用「本地參照」(locality of reference) 特性；另一種方法則是利用本地DMA系統，在L1和L2內存之間切換數據頁 (page data)。
?? 使用適當的第一層程序和數據快取，即可讓全系統的泄漏功耗、操作功耗(active power)、面積和效能最佳化。

從以上討論可發現，只要結合中央處理器、L1程序內存、L1數據存儲器和L2內存系統，即可提供最佳設計支持VoIP應用。我們現在將討論多核心DSP處理器的系統層面問題，這類組件是目前市場上的主流架構，而且原因非常簡單：假設每個PCM語音信道需要同樣的MHz效能，那么在乘加器(MAC) 數目不變的情形下，若要將信道密度加倍，就需要兩倍的MHz效能；雖然OEM廠商通常可在12至18個月內將VoP系統速度加倍，DSP速度卻無法在同樣時間內加倍。為了克服這個時間落差，廠商會試圖將多顆DSP核心整合至單顆晶粒，這種方法的困難在于：如何在我們前面提到的各種內存架構中，以最佳方式來分割系統功能。

程序代碼通常是由多顆DSP共享，因此最好由L2內存系統提供共享程序內存 (shared program memory)；雖然程序內存是在L2共享，每個核心仍擁有專屬而高速的第一層程序(Level 1 Program，簡稱LIP) 內存。LIP可由快取和SRAM組成，SRAM負責儲存攸關運算效能的程序代碼，留下L1快取很有效率的利用「本地參照」特性，這會讓常用程序代碼儲存在LIP高速緩存，不必從共享的L2內存擷??；透過這種方式，LIP和共享L2內存之間的總線頻寬將只用于程序代碼傳輸，不會受到數據傳輸或外圍傳輸的中斷。

L1P和L1D內存控制器都能存取本地L2內存，但要獲得更高效率，最好是將整個本地L2內存都用來儲存個別信道的數據、堆?；蚱渌?，確保LID和L2之間的總線頻寬都用于數據傳輸，不會受到程序傳輸或外圍傳輸的中斷。

到目前為止，我們在這些分析中只考慮內部存儲器，但對VoIP處理器而言，選擇正確的內部和外部內存組合也是重要的架構考慮因素。內部存儲器的某些重要考慮包括：
?? 晶粒面積
?? 功耗
?? 信道密度目標
?? SRAM、DRAM和數據非揮發型內存 (NV memory)的比較
?? MHz和內存間的平衡

在許多VoIP系統中，內存大小都是由信道密度目標所決定，DSP供貨商通常會讓每顆DSP支持DS3密度的整數倍，因此只要設計目標高于這個DS3整數倍，就表示內存容量必須增加；但由于制程技術每進步一個世代(process nodes)，記憶位晶胞體積的縮小幅度都超過50%，因此面對內存容量的增加，占用的有效面積也會隨之增加。能整合至芯片的內存種類并不多，最常見包括SRAM和DRAM，我們對此并沒有太多選擇；如果內存的讀取頻率遠超過寫入次數，那么數據非揮發型內存也很受到歡迎，例如閃存、鐵電內存 (Ferro-electric) 和ROM。

相較于內部存儲器，外部內存的重要考慮包括：
?? 功耗
?? 可用頻寬 vs. 需求
?? 外部內存的種類
?? I/O電壓
?? DMA架構的負擔 (infrastructure loading)
?? 內存成本和面積

絕大多數VoIP系統都支持外部內存，原因有幾個，例如我們雖能利用內部存儲器來達成MHz和內存的良好平衡，但外部內存卻提供未來擴充性；新功能或是語音編碼譯碼器(voice codec) 能由外部內存來支持芯片已有的內建功能。

對于使用外部內存的VoIP系統，每個Mb頻寬的功耗也是重要考慮；由于VoP系統的效能指針包括mW/通道，故在選擇外部內存時，應確保整體解決方案的通道功耗不會受到太大影響。成本和面積也是高密度VoIP電路板設計的重要考慮，雖然SDRAM是很受歡迎的選擇，但DDR SDRAM正獲得越來越多支持，未來有可能取代SDRAM成為這類應用的內存選擇。下圖是SDRAM和DDR的功耗比較，頻寬利用率增加，內存功耗就會降低；雖然圖中是以數據讀取為例，但數據寫入以及讀寫混合都會呈現同樣的趨勢(讀寫混合會影響可用頻寬，因為必須考慮總線的turnaround延遲時間)。從圖中可以看出，在所有接受比較的內存當中，每個Mb功耗以1.8 V時的DDR-II最低。

外部內存比較 – 功耗/Mb

在這些高密度VoIP引擎中，內存確實會占用可觀的芯片面積，而且在未來數個產品更新周期內，這個趨勢還可能繼續。我們已經看到數種方法可以加強內存的功能分割和架構，系統設計人員也正在對它們進行評估，他們努力絕不會白費 - 因為如同我們在文中所介紹，正確的架構最佳化終將為整體解決方案帶來可觀回報。