高速數字信號處理器是當前信息產業的熱點技術之一,采用最先進的DSP無疑會使所開發的產品具有更強的市場競爭力。與普通的單睡機相比,DSP芯片放棄了馮·諾依曼結構,代之以程序和數據分開的哈佛結構,從而大大提高了處理速度,指令周期多為ns級,比普通單片機(多為μs級)快了3個數量級。因此,在硬件設計中要考慮高頻干擾問題。同時,DSP芯片廣泛采用流水線操作,這也會給軟件設計和調試帶來一定不便。諾如此類的問題的實際開發中還有許多。

　　本篇文章中,筆者以TI公司的TMS320F206為例,就DSP芯片的軟硬件設計與調試中可能遇到的問題及解決方法進行闡述,希望能對正在從事DSP開發工作的同仁有所幫助。

　　1 TMS320F206簡介

　　TMS320F206是TI公司近年推出的一種性價比較高的定點DSP芯片。它的主要特點有：

　　（1）采用靜態CMOS集成工藝制作而成,先進的哈佛結構使得程序和數據存儲器獨立編址、獨立訪問,兩條總線可允許數據與指令的讀取同時進行,從而使數據的吞吐率提高了一倍;高度專業化的指令系統提供了功能強大的信號處理操作;內嵌閃速存儲器,可減小系統體積、提高系統穩定性,而且需專門的編程器（XDSS10仿真器即具有編程功能）,從而減小了開發成本。

　　TMS320F206為100引腳的TQFP（正方扁平）封裝,體小質輕,適于便攜式儀器的設計。

　　（2）TMS320F206用一個16×16的硬乘法器進行有符號或無符號數的乘法運算,積為32位。乘累加指令儀需一個機器周期（20MHz時鐘時為50ns）,而在51及196等普通單片機中,乘法需利用軟件實現,執行時間為μs級。

　　（3）TMS320F206地址映射分為4個可獨立選擇的空間：

　　·64K字程序存儲器

　　·64K字本地數據存儲器

　　·32K字全局數據存儲器