如果像IR壓降和電遷移這樣的電源完整性問題沒有得到解決，可能會導致硅故障。通過在現實環境中進行電刺激分析可以提高分析結果的準確性，特別是在長時間內考量芯片的行為，以及在活躍度增加的情況下觀察峰值功率消耗發生的位置時更是如此。

　　Cadence公司Palladium平臺提供的“深循環”動態功率分析（DPA）功能支持在現實環境中進行電刺激分析，得益于此，Cadence Palladium仿真技術與Voltus解決方案的結合能夠實現高準確度的集成電路電源完整性分析（圖4）。

　　統一的電子簽核

　　時序對電源最為敏感。因此，如果電源網絡實例中缺乏準確有效的電源值則會引發設計防護頻帶，也就增加了靜態時序中的負面因素。由于Voltus集成電路電源完整性分析解決方案集成了CadenceTempus時序簽核解決方案，設計工程師們就可以使用統一的功率和時序分析收斂系統。集成解決方案將靜態時序分析的準確率提高了3個百分點，減少了時序中的負面因素，并且在芯片上生成了更符合現實使用環境的壓降。

　　芯片-封裝-印刷電路板協同仿真與分析

　　為了防止封裝過程中的熱崩潰以及在芯片上和在印刷電路板階段出現的其他電源完整性問題，該工具集成了Cadence Allegro Sigrity技術，提供芯片-封裝-印刷電路板協同仿真與分析功能。該集成解決方案提供了針對電源網絡中芯片和電路板的準確分析，同時還支持像三維芯片那樣的先進封裝技術。通過同時使用這些工具，工程師們就能夠加快系統級電源完整性分析和簽核的速度（圖5）。

　　總結

　　復雜度更高、耗時更長的電源完整性分析需要采用更高效的分析工具。人們對移動應用及物聯網應用的需求對產品的上市周期和性能提出了更高的要求。通過使用先進的大規模并行算法、大容量分析（最多能支持10億個實例）和分層結構，Voltus集成電路電源完整性分析解決方案的電源簽核速度比同類解決方案快10 倍。該解決方案集成了其他關鍵的時序分析、物理實現、仿真和封裝工具，形成了一個簽核生態系統，為業界提供了最快的設計收斂流程。