采用JESD204標準的高速串行接口的應用
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
ADI
+關注
關注
151文章
46104瀏覽量
277225 -
串行接口
+關注
關注
3文章
520瀏覽量
45221
發布評論請先 登錄
相關推薦
熱點推薦
LMK04828 超低噪聲JESD204B兼容時鐘抖動清除器技術手冊
LMK0482x 系列是業界性能最高的時鐘調節器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅動 7 個 JESD204
?LMK0482x系列超低噪聲JESD204B兼容時鐘抖動清除器技術文檔總結
LMK0482x 系列是業界性能最高的時鐘調節器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅動 7 個 JESD204
LMK04616 超低噪聲低功耗JESD204B兼容時鐘抖動清除器總結
LMK0461x 器件系列是業界性能最高、功耗最低的抖動清除器，支持 JESD204B。16 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅動 8 個 JESD204B 轉換器或其他邏輯器件。第 17 個輸出可配置為提供來自 PLL2 的信號或來自外部 VCXO 的副
?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結
LMK04828-EP 器件是業界性能最高的時鐘調理器，支持 JESD204B。
PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅動7個JESD204B轉換器或其他邏輯器件
JEDSD204B標準verilog實現-協議演進
年發布）
發布時間
2006年（JEDEC標準JESD204）
2008年（JEDEC標準JESD204A）
2011年（JEDEC標準
發表于 09-05 21:18
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置JESD204 phy IP核進行使用。
替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B
1. 概述PC7044是一款高性能雙環路的整數時鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數據轉換器執行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整數
發表于 05-08 15:57
一文詳解JESD204B高速接口協議
JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
LTC6953具有11個輸出并支持JESD204B/JESD204C協議的超低抖動、4.5GHz時鐘分配器技術手冊
C subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出，或者就是 11 個面向非 JESD204B/JESD204C 應用的通用時鐘輸出。每個輸出都有自己的可個別編程分頻器和輸出驅動器。所有輸出也可以采用個別的
HMC7044B支持JESD204B和JESD204C的高性能、3.2GHz、14輸出抖動衰減器技術手冊
HMC7044B 是 [HMC7044]的修訂版本，是一款高性能、雙環路、整數 N 抖動衰減器，能夠為具有并行或串行（JESD204B 和 JESD204C 類型）接口的
AD9680 JESD204B接口的不穩定會導致較大的電流波動，怎么解決？
AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩定。但是，當 AD 采樣時鐘為 800MHz
發表于 04-15 06:43
LTC6952具有11個輸出并支持JESD204B/JESD204C協議的超低抖動、4.5GHz PLL技術手冊
JESD204B/C 應用的通用時鐘輸出。每個輸出都有自己的可單獨編程分頻器和輸出驅動器。所有輸出也可以采用單獨的粗略半周期數字延遲和精細模擬時間延遲實現同步，并設定為精確的相位對齊。
使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v
這是我的工程結構，其中jesd204部分在一開始運行綜合的時候就出錯了，報錯如下
* Synthesis
* synth_1
* [Synth 8-6104] Input port
發表于 03-12 22:21
工商網監
評論