AI 已經從根本上改變了芯片設計的商業格局。

從超大規模數據中心到自動駕駛、工業機器人等邊緣應用，如今的產品與系統已由其核心的軟件和芯片共同定義。要在競爭中取勝，企業必須打造能夠滿足嚴苛、面向特定工作負載 關鍵指標（KPI）的定制芯片，并且比競爭對手更快推向市場。

要實現這一點，企業已經無法再等到芯片流片完成后，才對芯片設計進行驗證。尤其是在優化特定 AI 工作負載與完整軟件棧時，需要進行千萬億級的驗證周期。

因此，硬件輔助驗證（Hardware-assisted verification, HAV）已成為硅前驗證的基石。

在芯片可用之前，通過硬件仿真和基于 FPGA 的原型驗證，設計團隊能夠顯著擴展并加速驗證周期、降低制造風險、改進軟件啟動過程、提升功耗與性能表現，并最終加快產品上市。

新思科技 HAV 平臺具備獨特優勢，能夠全面支撐以上成果的實現，并持續演進，以滿足 AI 對驗證能力不斷攀升的需求。

三大技術升級

在新思科技全球 Converge 2026 大會上，我們推出了硬件輔助驗證的新一代演進方向：軟件定義 HAV，其中包括對 HAV 產品組合的三大升級：

軟件定義創新：這一全新范式在無需更換底層硬件的情況下，持續提升新思科技 ZeBu 與 HAPS 系統的性能、功能和全生命周期價值。提升驗證速度與調試效率，擴展系統容量以支持更大規模的芯片設計，同時新增了處理器子系統測試自動化等用例能力，并將通過軟件更新不斷帶來更多增強功能。

平臺產品組合擴展：兩款全新的 12 FPGA 平臺（HAPS?200 12F 與 ZeBu?200 12F）將擴展此前的 6 FPGA 版本，為主流移動端、客戶端、服務器、消費電子與邊緣 AI 芯片設計以及數據中心子系統提供更豐富的選擇?；?EP?Ready 硬件，這些平臺可靈活配置，以支持硬件仿真與原型驗證的所有使用場景。

面向 AI 時代的容量提升：借助模塊化 HAV 技術，業界領先的 ZeBu Server 5 現可將容量擴展至約 2 倍，以支持面向數據中心、AI 訓練與推理、GPU、自定義加速器以及網絡等應用場景打造的超大規模芯片（通常為 2.5D/3D 多芯片設計）。

總體而言，這些發布體現了驗證基礎設施在價值交付方式上的一次演進。多個層面正在融合：具備 EP?Ready 架構的硬件平臺更加專用化；軟件棧靈活性不斷提升，支持持續升級并提升硬件仿真與原型驗證關鍵指標（KPI）；應用場景愈加豐富。

這些具有變革性意義的進展，將重塑半導體企業使用硬件輔助驗證來建立和鞏固競爭優勢的方式。

硅前驗證的迫切需求

如今的驗證，面臨前所未有的復雜度。主流芯片設計的規模早已遠超 150 億門，用于數據中心計算與 AI 訓練的超大規模設計如今更是達到 500 億門以上。這類設計需要長時間運行測試場景，才能在真實條件下驗證其性能和功耗。多芯粒（multi?die）架構和 chiplet 讓構建模塊的數量呈指數級增長；與此同時，PCIe、HBM、LPDDR、Ethernet 和 UCIe 等接口標準的演進速度遠超硬件更新周期，卻又要求在真實速率下進行驗證。

與此同時，驗證應用場景已擴展至新的領域，如功耗/性能分析、合規/認證、面向模擬器件的軟件開發、以及針對安全的故障仿真等。這些應用場景對運行頻率（MHz 級）、可視性、真實 I/O 環境及分析能力都有著不同的要求。

更關鍵的是，當今的半導體產品是由其所運行的專用工作負載來定義的，例如 AI 訓練與推理、視覺處理與文本處理，對應的關鍵指標（KPI）完全不同。驗證團隊必須證明，當運行真實軟件時，芯片設計能夠達到所需的性能、功耗和功能指標，而這需要在硅前階段對數十億門規模的設計，跑數萬億時鐘周期的測試。

工程團隊不可能冒險把 6–12 個月的工作投入以及數百萬美元的成本打水漂，等芯片從晶圓廠流片回來才發現某個 AI 加速器無法高效運行 Transformer 模型。開發者需要在制造之前，就能在驗證平臺上運行完整的操作系統、驅動、中間件與應用工作負載。

新思科技 HAV 平臺正是為此而生，通過硬件仿真和基于 FPGA 的原型驗證，實現“左移（shift?left）”策略，讓軟件驗證在硅前階段即可完成。

軟件定義創新

隨著軟件定義的應用場景與 AI 工作負載的需求不斷增長，驗證基礎設施也必須隨之演進。

軟件定義的 HAV（硬件輔助驗證）讓這一切成為可能。正如軟件更新如今能夠顯著提升從汽車到高端 GPU 等各類已部署設備的性能一樣，新思科技的驗證平臺也能在無需更換任何硬件組件的前提下實現進一步優化。

自 2023 年以來，新思科技針對 HAV 產品的軟件定義創新已經實現：

2 倍的性能提升

3 倍的建模速度提升

通過軟件定義的回讀與覆蓋率優化，實現 4-8 倍的調試性能吞吐量提升

軟件定義的 HAV 還引入了新的應用場景能力：除了功耗與性能之外，平臺現在能夠運行用于緩存一致性與子系統驗證的 HAV 測試解決方案。通過自動化，團隊可以減少手動編寫測試用例的工作量，并系統性地對復雜子系統施加高壓力，從而發現更多通常只有在長時間、高并發負載下才會暴露的邊緣案例缺陷。

新思科技 Converge 大會上的發布，確立了在整個產品組合中采用這一模式，以提升現有硬件的性能、增強軟件能力，并提高 ZeBu 和 HAPS 系統的生命周期價值。

HAV 能力全面升級

軟件定義的 HAV 由三個關鍵層面組成：

具備 EP?Ready 雙模架構的專用硬件平臺

最底層是面向規模與模塊化設計的專用 HAV 平臺，包括 ZeBu Server 5、ZeBu?200 和 HAPS?200 。這些平臺可提供從 IP 模塊到多芯粒（multi?die）超大規模設計所需的資源。同時，EP?Ready 雙模硬件架構使團隊能夠將同一套基礎模塊重新配置為硬件仿真或原型驗證，從而根據不同用例靈活調整容量與拓撲結構，在需求變化時復用現有資源。此外，這些平臺與新思科技豐富全面的 Interface IP 產品組合深度協同，實現真實場景下的最大靈活性與高性能連接。

靈活且可升級的軟件棧

在硬件之上，軟件驅動持續的性能提升，從而增加 HAV 平臺的生命周期價值。新思科技持續投入編譯、運行時間、調試吞吐量以及混合技術優化，讓平臺能夠在不更換任何硬件的請看下解鎖更多能力、支持更多應用場景。

以應用場景為中心的能力

最上層通過適用于不同驗證場景的可復用流程，將平臺與軟件真正轉化為業務成果。模塊化與混合方法學可支持從 IP 和子系統驗證，到長時間運行的 AI 工作負載、合規性測試以及多芯粒集成等多種需求，使團隊能夠在不同項目與研發階段之間復用同一套 HAV 基礎設施。

面向主流設計的全新引擎

盡管軟件改進能夠帶來顯著提升，但并不能消除對容量擴展的需求。驗證基礎設施必須隨著芯片復雜度的增長而同步提升。

新思科技在 Converge 大會上發布了兩款全新系統，面向包括移動、客戶端、服務器、消費電子和邊緣 AI 在內的的廣泛主流設計：

HAPS?200 12F：搭載 12 顆 AMD Versal Premium FPGA 的高頻原型驗證平臺，專為軟件啟動、性能驗證以及一致性測試進行深度優化。

ZeBu?200 12F：同樣采用 12 FPGA的 “EP?Ready” 架構仿真平臺，在調試方面提供深度可見性，并支持約 230 億門規模的配置。

“12F”相較上一代“6F”是一次顯著躍升。6F 現在更適用于子系統、移動/客戶端/服務器內核、微控制器（MCU）與消費級設計；而全新的 12F 系統非常適用于主流設計與邊緣 AI，無需像數據中心級加速器那樣進行超大規模多機擴展。

通過模塊化 HAV 實現擴展

在市場的最高端，超大規模計算廠商需要在超大規模環境中對 AI 訓練加速器、定制 GPU 和網絡處理器進行流片前驗證。

隨著這些超大規模設計需求的不斷增長，新思科技也升級了旗艦產品 ZeBu Server 5。通過模塊化 HAV 擴展與軟件能力，其行業領先的設計容量實現了 2 倍提升，以應對復雜多芯粒（multi-die）架構帶來的挑戰?？蛻艨梢阅M多芯粒設計的模塊化結構，在多芯粒設計的邊緣連接 HAV 引擎，驗證最大規模的芯片設計，并穩定運行最長時長的流片前 AI 工作負載。

重新定義驗證的戰略價值

在整個產品組合中，新思科技的硬件輔助驗證（HAV）方法學旨在從多個層面持續提供戰略價值。首先，軟件定義的 HAV 能夠推動更快速的迭代周期，實現更高的日編譯次數和更短的模型構建時間。團隊可以更快地從 RTL 修改轉向運行工作負載，在項目生命周期的早期就收斂到功能正確性和軟件性能目標，從而帶來顯著的上市時間優勢。

同時，軟件定義 HAV 也帶來更好的資產效率。EP?Ready 架構使組織能夠將相同的 HAV 機柜在流程的不同階段復用：早期以面向硬件仿真的調試為主，設計成熟后轉為高速原型驗證，以支持軟件與接口驗證?？蛻魺o需維護獨立的平臺，從而保持高利用率。

最后，軟件定義的 HAV 幫助企業應對日益增長的復雜性。新的協議、分析能力與應用場景支持，以及性能、容量和調試方面的改進，都可以作為軟件更新直接部署在現有硬件平臺上。即便設計、工作負載與標準持續變化，工程管理者也能不斷擴展其既有 HAV 投入的能力邊界。

在半導體復雜度持續攀升、市場窗口不斷收窄的時代，流片前驗證正成為競爭優勢。隨著設計規模擴展至數百億門級、軟件工作負載定義產品差異化，那些能夠更快驗證、更智能復用基礎設施、并持續進化能力的團隊，將立于不敗之地。

新思科技將于 2026 年 4 月 2 日在深圳舉辦首場 HAV 技術開放日活動，歡迎掃碼報名，了解更多技術信息：