詳解ADN2813：高速時鐘與數據恢復IC的卓越之選

在高速數據傳輸領域，時鐘與數據恢復（CDR）技術至關重要，它直接影響著數據傳輸的準確性和穩定性。ADN2813作為一款連續速率從10 Mb/s到1.25 Gb/s的時鐘和數據恢復IC，憑借其出色的性能和豐富的功能，成為眾多應用場景的理想選擇。

文件下載：ADN2813.pdf

產品概述

ADN2813由Analog Devices公司推出，具備從10 Mb/s到1.25 Gb/s的串行數據輸入能力，遠超SONET對抖動傳輸、生成和容限的要求。它采用了專利的時鐘恢復架構，無需外部參考時鐘即可自動鎖定所有數據速率，還擁有獨立的切片電平調整和信號丟失（LOS）檢測功能。

關鍵特性

1. 寬數據速率范圍：支持10 Mb/s至1.25 Gb/s的連續數據速率，適應多種應用需求。
2. 低功耗設計：典型功耗僅450 mW，采用3.3 V單電源供電，降低了系統功耗。
3. 高靈敏度量化器：量化器靈敏度典型值為3.3 mV，可調整切片電平范圍為±95 mV。
4. LOS檢測功能：LOS檢測范圍為2.3 mV至19 mV，具有6 dB的電氣滯后，防止輸出抖動。
5. I2C接口：通過I2C接口可訪問可選功能，方便系統配置和監控。
6. 緊湊封裝：采用5 mm × 5 mm 32引腳LFCSP封裝，無鉛環保，節省電路板空間。

工作原理

ADN2813是一個延遲和鎖相環電路，用于從NRZ編碼數據流中恢復時鐘和重新定時數據。它通過兩個獨立的反饋環路跟蹤輸入數據信號的相位，共享一個公共控制電壓。高速延遲鎖定環路使用壓控移相器跟蹤輸入抖動的高頻分量，而由VCO組成的獨立相位控制環路跟蹤輸入抖動的低頻分量。

環路控制

• 高頻抖動跟蹤：高速延遲鎖定環路中的壓控移相器對高頻抖動進行快速響應，確保時鐘信號的穩定性。
• 低頻抖動跟蹤：VCO通過相位控制環路跟蹤低頻抖動，實現對輸入數據信號相位的精確跟蹤。
• 頻率粗調：第三個環路將VCO頻率與輸入數據頻率進行比較，設置粗調電壓，確定VCO的初始頻率。
• 精細控制：抖動跟蹤鎖相環通過精細調諧控制VCO，使靜態相位誤差趨近于零。

抖動處理

ADN2813的延遲和相位環路共同提供寬帶抖動適應和窄帶抖動濾波功能。其抖動傳遞函數是一個二階低通濾波器，有效減少了抖動峰值，適用于信號再生器應用，避免了級聯再生器中抖動的危險積累。

功能描述

頻率獲取

ADN2813能夠在10 Mb/s至1.25 Gb/s的數據頻率范圍內獲取頻率。鎖檢測電路比較VCO和輸入數據的頻率，當頻率差超過1000 ppm時，觸發頻率獲取周期。VCO頻率首先被重置到其范圍的底部（10 MHz），然后頻率檢測器逐步增加VCO頻率，直到與數據頻率相差在250 ppm以內，此時鎖丟失信號（LOL）被解除。

限幅放大器

限幅放大器具有差分輸入（PIN/NIN），內部通過50 Ω電阻連接到片上電壓參考（典型值 (VREF = 2.5 V)）。輸入通常采用交流耦合，也可直流耦合，只要輸入共模電壓保持在2.5 V以上。輸入偏移經過工廠調整，典型靈敏度優于3.3 mV，且漂移極小。限幅放大器可以差分或單端驅動。

切片調整

量化器的切片電平可以通過向SLICEP/SLICEN輸入施加高達±0.95 V的差分電壓進行±100 mV的偏移，以減輕放大自發輻射（ASE）噪聲或占空比失真的影響。如果不需要調整切片電平，SLICEP/SLICEN應連接到VEE。切片調整的增益約為0.11 V/V。

LOS檢測器

接收器前端的LOS檢測器電路用于檢測輸入信號電平是否低于用戶可調節的閾值。閾值通過一個外部電阻從引腳9（THRADJ）連接到VEE來設置。當輸入電平低于編程的LOS閾值時，LOS檢測器的輸出（引腳22）被置為邏輯1。LOS檢測器的響應時間設計為約500 ns，但在交流耦合應用中，受RC時間常數的影響較大。LOS引腳默認高電平有效，通過設置CTRLC[2]位為1，可將其配置為低電平有效。

鎖檢測操作

ADN2813的鎖檢測器有三種操作模式：

1. 正常模式：無需參考時鐘，自動鎖定10 Mb/s至1.25 Gb/s的任何數據速率。當VCO與輸入數據頻率相差在250 ppm以內時，LOL信號解除，D/PLL開始工作，實現相位鎖定。如果輸入頻率誤差超過1000 ppm，LOL信號重新置位，開始新的頻率獲取。
2. REFCLK模式：使用參考時鐘輔助鎖定VCO。通過設置CTRLA[0]為1啟用該模式，用戶還需設置CTRLA[7:6]和CTRLA[5:2]位來設置參考頻率范圍和數據速率與參考頻率的分頻比。當VCO與所需頻率相差在250 ppm以內時，LOL信號解除，實現相位鎖定。
3. 靜態LOL模式：指示是否曾經發生過鎖丟失情況，即使ADN2813重新鎖定，該狀態也會一直保持，直到手動重置靜態LOL位（MISC[4]）。通過將I2C寄存器位CTRLB[7]置為1，LOL引腳將成為靜態LOL指示器。

諧波檢測器

ADN2813的諧波檢測器能夠檢測輸入數據是否切換到VCO當前鎖定數據速率的低次諧波。當檢測到諧波時，LOL引腳置位，啟動新的頻率獲取，ADN2813自動鎖定到新的數據速率。但該檢測器無法檢測數據速率的高次諧波。

靜音模式

ADN2813提供兩種靜音模式：

1. SQUELCH DATAOUT和CLKOUT模式：默認模式，當SQUELCH輸入（引腳27）為高電平時，時鐘和數據輸出均置為零狀態，抑制下游處理。
2. SQUELCH DATAOUT或CLKOUT模式：當CTRLC[1]為1時選擇該模式，SQUELCH輸入為高電平時，DATAOUTN/DATAOUTP引腳靜音；為低電平時，CLKOUT引腳靜音，適用于中繼器應用。

I2C接口

ADN2813支持2線I2C兼容串行總線，通過SDA和SCK輸入與總線上的其他設備進行通信。它有兩個7位從地址，用于讀寫操作。主設備通過啟動條件、發送地址和數據、接收確認等步驟與ADN2813進行數據傳輸。ADN2813有八個子地址，支持自動增量模式，方便用戶訪問內部寄存器。

參考時鐘（可選）

雖然ADN2813不需要參考時鐘進行時鐘和數據恢復，但提供了對可選參考時鐘的支持。參考時鐘可以差分或單端驅動，輸入緩沖器可接受峰 - 峰差分幅度大于100 mV的差分信號或標準單端低電壓TTL輸入。參考時鐘的相位噪聲和占空比不是關鍵因素，100 ppm的精度即可。

參考時鐘有兩種用途：

1. 鎖定數據：通過設置I2C寄存器位CTRLA[0]為1啟用鎖定參考模式，ADN2813根據參考時鐘鎖定到特定數據速率。用戶需要設置CTRLA[7:6]和CTRLA[5:2]位來配置參考頻率范圍和分頻比。
2. 測量數據頻率：通過設置I2C寄存器位CTRLA[1]為1啟用精細數據速率回讀模式，ADN2813將輸入數據頻率與參考時鐘頻率進行比較，返回兩者的頻率比，精度可達0.01%。

應用信息

PCB設計指南

為了實現ADN2813的最佳性能，需要采用適當的RF PCB設計技術：

1. 電源和接地：建議使用一個低阻抗接地平面，VEE引腳直接焊接到接地平面以減少串聯電感。在3.3 V電源進入PCB的位置使用22 μF電解電容，在IC電源VCC和VEE之間靠近ADN2813 VCC引腳處使用0.1 μF和1 nF陶瓷芯片電容。
2. 傳輸線：所有高頻輸入和輸出信號（如PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等）應使用50 Ω傳輸線，以最小化反射。PIN/NIN輸入跡線和CLKOUTP/CLKOUTN、DATAOUTP/DATAOUTN輸出跡線應長度匹配，避免差分跡線之間的偏斜。
3. 焊接：32引腳LFCSP封裝的焊盤應比封裝焊盤長0.1 mm、寬0.05 mm，確保焊點尺寸最大化。芯片底部的暴露焊盤應通過塞孔連接到VEE，防止回流焊時焊料泄漏。
4. 交流耦合電容：選擇輸入（PIN、NIN）和輸出（DATAOUTP、DATAOUTN）的交流耦合電容時，需要考慮信號路徑中兩個50 Ω電阻形成的時間常數，以避免基線漂移和圖案相關抖動（PDJ）。

DC耦合應用

ADN2813的輸入也可以進行直流耦合，適用于突發模式應用，避免基線漂移。但需要注意不違反ADN2813的輸入范圍和共模電平要求。如果TIA的輸出電平不符合要求，需要在TIA輸出和ADN2813輸入之間添加電平轉換和/或衰減器。

粗數據速率回讀

通過I2C接口可以在不使用外部參考時鐘的情況下，將數據速率回讀到大約±10%的精度。當LOL解除時，可以讀取9位寄存器COARSE_RD[8:0]，其中高8位是RATE[7:0]寄存器的內容，最低位是MISC[0]。

總結

ADN2813以其卓越的性能和豐富的功能，為高速數據傳輸系統提供了可靠的時鐘和數據恢復解決方案。無論是在SONET、光纖通道、GbE還是HDTV等應用中，它都能滿足對數據準確性和穩定性的嚴格要求。在設計過程中，遵循PCB設計指南和相關應用信息，能夠充分發揮ADN2813的優勢，實現最佳的系統性能。你在使用ADN2813或類似CDR芯片時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。