解析ADN2804：622 Mbps時(shí)鐘和數(shù)據(jù)恢復(fù)IC的卓越性能與應(yīng)用指南

在高速數(shù)據(jù)通信領(lǐng)域，時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）IC扮演著關(guān)鍵角色。今天，我們將深入探討一款性能出色的CDR IC——ADN2804，它集成了限幅放大器，專(zhuān)為622 Mbps NRZ數(shù)據(jù)處理而設(shè)計(jì)，能滿(mǎn)足SONET等多種應(yīng)用需求。

文件下載：ADN2804.pdf

一、ADN2804的關(guān)鍵特性

1. 卓越的抖動(dòng)性能

ADN2804在抖動(dòng)方面表現(xiàn)卓越，超過(guò)了SONET對(duì)抖動(dòng)傳輸、生成和容限的要求。其量化器靈敏度典型值為3.3 mV，可有效應(yīng)對(duì)信號(hào)中的抖動(dòng)干擾，確保數(shù)據(jù)的準(zhǔn)確恢復(fù)。

2. 靈活的參數(shù)調(diào)整

• 可調(diào)切片電平：切片電平可在±95 mV范圍內(nèi)調(diào)整，能有效減輕放大自發(fā)輻射（ASE）噪聲或占空比失真的影響。
• 獨(dú)立的切片電平調(diào)整和LOS檢測(cè)：切片電平調(diào)整和信號(hào)丟失（LOS）檢測(cè)相互獨(dú)立，互不干擾，提高了系統(tǒng)的穩(wěn)定性和可靠性。

3. 便捷的時(shí)鐘恢復(fù)

采用專(zhuān)利時(shí)鐘恢復(fù)架構(gòu)，無(wú)需外部參考時(shí)鐘即可自動(dòng)鎖定622 Mbps數(shù)據(jù)，簡(jiǎn)化了設(shè)計(jì)流程。

4. 低功耗與小封裝

• 單電源3.3 V供電，典型功耗僅423 mW，符合現(xiàn)代電子設(shè)備對(duì)低功耗的要求。
• 采用5 mm × 5 mm、32引腳的LFCSP無(wú)鉛封裝，節(jié)省了電路板空間。

二、工作原理剖析

ADN2804是一個(gè)延遲和鎖相環(huán)電路，用于從NRZ編碼數(shù)據(jù)流中恢復(fù)時(shí)鐘和重定時(shí)數(shù)據(jù)。它通過(guò)兩個(gè)獨(dú)立的反饋回路跟蹤輸入數(shù)據(jù)信號(hào)的相位，一個(gè)高速延遲鎖定回路使用壓控移相器跟蹤輸入抖動(dòng)的高頻分量，另一個(gè)由VCO組成的相位控制回路跟蹤低頻分量。初始VCO頻率由第三個(gè)回路設(shè)置，該回路將VCO頻率與輸入數(shù)據(jù)頻率進(jìn)行比較并設(shè)置粗調(diào)電壓，而抖動(dòng)跟蹤鎖相環(huán)則通過(guò)微調(diào)控制VCO。這種設(shè)計(jì)使得ADN2804能夠同時(shí)提供寬帶抖動(dòng)適應(yīng)和窄帶抖動(dòng)濾波功能，有效減少了抖動(dòng)峰值，非常適合信號(hào)再生器應(yīng)用。

三、功能模塊詳解

1. 頻率采集

ADN2804從數(shù)據(jù)中采集頻率，鎖檢測(cè)電路會(huì)比較VCO頻率和輸入數(shù)據(jù)頻率。當(dāng)頻率差異超過(guò)1000 ppm時(shí)，LOL（鎖丟失）信號(hào)被置位，啟動(dòng)頻率采集周期；當(dāng)VCO頻率與數(shù)據(jù)頻率相差在250 ppm以?xún)?nèi)時(shí)，LOL信號(hào)復(fù)位。頻率環(huán)路需要在CF1和CF2引腳之間連接一個(gè)單外部電容，推薦使用0.47 μF ± 20%、X7R陶瓷芯片電容，其絕緣電阻應(yīng)大于300 MΩ。

2. 限幅放大器

限幅放大器具有差分輸入（PIN/NIN），內(nèi)部通過(guò)50 Ω電阻端接到片上電壓基準(zhǔn)（VREF典型值為2.5 V）。輸入通常采用交流耦合，也可直流耦合，但需保證輸入共模電壓高于2.5 V。輸入失調(diào)經(jīng)過(guò)工廠微調(diào)，典型靈敏度優(yōu)于3.3 mV，且漂移極小。

3. 切片調(diào)整

通過(guò)向SLICEP和SLICEN輸入施加高達(dá)±0.95 V的差分電壓輸入，可將量化器切片電平偏移±100 mV，以減輕ASE噪聲或占空比失真的影響。若無(wú)需調(diào)整切片電平，可將SLICEP和SLICEN連接到VEE。切片調(diào)整增益約為0.11 V/V。

4. 信號(hào)丟失（LOS）檢測(cè)

接收器前端的LOS檢測(cè)電路可檢測(cè)輸入信號(hào)電平是否低于用戶(hù)可調(diào)閾值，該閾值通過(guò)從引腳9（THRADJ）到VEE連接的單個(gè)外部電阻設(shè)置。若輸入電平低于編程的LOS閾值，LOS輸出引腳22將被置為邏輯1。LOS檢測(cè)器設(shè)計(jì)響應(yīng)時(shí)間約為500 ns，但在交流耦合應(yīng)用中，其響應(yīng)時(shí)間受RC時(shí)間常數(shù)影響。LOS引腳默認(rèn)高電平有效，可通過(guò)設(shè)置CTRLC[2]為1將其配置為低電平有效。此外，LOS檢測(cè)器具有約6 dB的電氣遲滯，可防止LOS引腳出現(xiàn)抖動(dòng)。

5. 鎖檢測(cè)操作

鎖檢測(cè)有三種模式：

• 正常模式：ADN2804作為CDR，無(wú)需參考時(shí)鐘即可鎖定622 Mbps數(shù)據(jù)速率。當(dāng)VCO頻率與輸入數(shù)據(jù)頻率相差在250 ppm以?xún)?nèi)時(shí)，LOL信號(hào)復(fù)位，DPLL開(kāi)始工作以實(shí)現(xiàn)鎖相；若輸入頻率誤差超過(guò)1000 ppm，LOL信號(hào)重新置位，進(jìn)入新的頻率采集周期。
• REFCLK模式：使用參考時(shí)鐘輔助鎖定VCO。通過(guò)設(shè)置CTRLA[0]為1啟用該模式，并設(shè)置CTRLA[7, 6]和CTRLA[5:2]來(lái)設(shè)置參考頻率范圍和數(shù)據(jù)速率與參考頻率的分頻比。當(dāng)VCO頻率與期望頻率相差在250 ppm以?xún)?nèi)時(shí)，LOL信號(hào)復(fù)位；若頻率誤差超過(guò)1000 ppm，重新進(jìn)行頻率采集。
• 靜態(tài)LOL模式：該模式可指示是否曾經(jīng)發(fā)生過(guò)鎖丟失情況。I2C寄存器位MISC[4]為靜態(tài)LOL位，發(fā)生鎖丟失時(shí)該位被置為邏輯高，即使重新鎖定，該位仍保持高電平，直到手動(dòng)復(fù)位。通過(guò)將I2C寄存器位CTRLB[7]置為1，LOL引腳將成為靜態(tài)LOL指示器。

6. 靜音模式

ADN2804的SQUELCH引腳有兩種模式：

• 數(shù)據(jù)輸出和時(shí)鐘輸出靜音模式：當(dāng)CTRLC[1]為0（默認(rèn)模式）時(shí)，SQUELCH輸入引腳27為高電平時(shí)，數(shù)據(jù)輸出（DATAOUTN和DATAOUTP）和時(shí)鐘輸出（CLKOUTN和CLKOUTP）都被置為零狀態(tài)，以抑制下游處理。
• 數(shù)據(jù)輸出或時(shí)鐘輸出靜音模式：當(dāng)CTRLC[1]為1時(shí)，SQUELCH輸入為高電平時(shí)，DATAOUTN和DATAOUTP引腳被靜音；SQUELCH輸入為低電平時(shí)，CLKOUTN和CLKOUTP引腳被靜音，適用于不需要恢復(fù)時(shí)鐘的中繼器應(yīng)用。

7. I2C接口

ADN2804支持2線、I2C兼容的串行總線，可驅(qū)動(dòng)多個(gè)外設(shè)。它有兩個(gè)可能的7位從地址，用于讀寫(xiě)操作。主設(shè)備通過(guò)I2C總線控制ADN2804時(shí)，需遵循特定的協(xié)議，包括起始條件、地址傳輸、應(yīng)答位等。通過(guò)I2C接口還可實(shí)現(xiàn)LOS配置（設(shè)置LOS引腳為高電平或低電平有效）和系統(tǒng)復(fù)位（啟動(dòng)新的頻率采集）等功能。

四、參考時(shí)鐘（可選）

ADN2804進(jìn)行時(shí)鐘和數(shù)據(jù)恢復(fù)時(shí)無(wú)需參考時(shí)鐘，但提供了對(duì)可選參考時(shí)鐘的支持。參考時(shí)鐘可差分或單端驅(qū)動(dòng)，若不使用參考時(shí)鐘，REFCLKP應(yīng)連接到VCC，REFCLKN可浮空或連接到VEE。參考時(shí)鐘有兩種使用模式：

1. 鎖定到參考模式

通過(guò)將I2C寄存器位CTRLA[0]置為1啟用該模式，ADN2804將根據(jù)參考時(shí)鐘鎖定到特定頻率，滿(mǎn)足公式[Data Rate / 2^{CTRLA(5: 2)} = REFCLK / 2^{CTRLA[7,6]}]。用戶(hù)需根據(jù)數(shù)據(jù)速率提供合適的參考時(shí)鐘，默認(rèn)期望參考時(shí)鐘為19.44 MHz，還可選擇38.88 MHz、77.76 MHz和155.52 MHz，通過(guò)編程CTRLA[7, 6]進(jìn)行選擇，CTRLA[5:2]通常設(shè)置為[0101]。在此模式下，若ADN2804失去鎖定，它將重新鎖定到參考時(shí)鐘并繼續(xù)輸出穩(wěn)定時(shí)鐘。

2. 測(cè)量數(shù)據(jù)頻率模式

通過(guò)將I2C寄存器位CTRLA[1]置為1啟用該模式，ADN2804將比較輸入數(shù)據(jù)頻率和參考時(shí)鐘頻率，并以0.01%（100 ppm）的精度返回兩者的頻率比。參考時(shí)鐘頻率范圍為10 MHz至160 MHz，使用前需根據(jù)參考時(shí)鐘頻率設(shè)置CTRLA[7, 6]。測(cè)量數(shù)據(jù)速率的步驟包括：將CTRLA[1]置為1啟用測(cè)量功能；通過(guò)將CTRLB[3]先置為1再置為0來(lái)復(fù)位MISC[2]以啟動(dòng)新的數(shù)據(jù)速率測(cè)量；讀取MISC[2]判斷測(cè)量是否完成；若完成，從FREQ2[6:0]、FREQ1[7:0]和FREQ0[7:0]讀取數(shù)據(jù)速率。需注意，只有當(dāng)LOL為低電平時(shí)，數(shù)據(jù)速率讀取才有效。

五、應(yīng)用信息與設(shè)計(jì)指南

1. PCB設(shè)計(jì)指南

• 電源和接地連接：建議使用一個(gè)低阻抗接地平面，VEE引腳應(yīng)直接焊接到接地平面以減少串聯(lián)電感。在3.3 V電源進(jìn)入PCB處，建議使用一個(gè)22 μF電解電容，同時(shí)在ADN2804的VCC和VEE引腳之間盡可能靠近VCC引腳放置0.1 μF和1 nF陶瓷芯片電容。若通過(guò)過(guò)孔連接電源和接地，使用多個(gè)過(guò)孔并聯(lián)可減少串聯(lián)電感。
• 傳輸線：為減少反射，所有具有高頻輸入和輸出信號(hào)的引腳（如PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等）應(yīng)使用50 Ω?jìng)鬏斁€。同時(shí)，PIN/NIN輸入走線、CLKOUTP/CLKOUTN和DATAOUTP/DATAOUTN輸出走線的長(zhǎng)度應(yīng)匹配，以避免差分走線之間的偏斜。
• 焊接指南：32引腳LFCSP封裝的焊盤(pán)設(shè)計(jì)有特定要求，PCB焊盤(pán)應(yīng)比封裝焊盤(pán)長(zhǎng)0.1 mm、寬0.05 mm，并確保焊盤(pán)居中。芯片底部的暴露焊盤(pán)應(yīng)通過(guò)塞孔連接到VEE，以防止回流焊時(shí)焊料泄漏。
• 交流耦合電容選擇：選擇輸入（PIN、NIN）和輸出（DATAOUTP、DATAOUTN）的交流耦合電容時(shí)，需考慮信號(hào)路徑中兩個(gè)50 Ω電阻形成的時(shí)間常數(shù)。當(dāng)存在大量連續(xù)相同數(shù)字（CID）時(shí)，電容電壓可能因基線漂移而下垂，導(dǎo)致與模式相關(guān)的抖動(dòng)（PDJ）。用戶(hù)需根據(jù)可容忍的下垂量選擇電容值，并根據(jù)電容選擇近似估算PDJ。

2. 直流耦合應(yīng)用

ADN2804的輸入也可采用直流耦合，適用于突發(fā)模式應(yīng)用，因?yàn)檫@種應(yīng)用中存在長(zhǎng)時(shí)間的CID，不能容忍基線漂移。但采用直流耦合時(shí)，需注意不違反ADN2804的輸入范圍和共模電平要求。若TIA的輸出電平不符合要求，可能需要進(jìn)行電平轉(zhuǎn)換和/或在TIA輸出和ADN2804輸入之間放置衰減器。

六、總結(jié)

ADN2804憑借其卓越的抖動(dòng)性能、靈活的參數(shù)調(diào)整、便捷的時(shí)鐘恢復(fù)和低功耗等特性，成為622 Mbps數(shù)據(jù)處理應(yīng)用中的理想選擇。在設(shè)計(jì)過(guò)程中，遵循正確的PCB設(shè)計(jì)指南和應(yīng)用注意事項(xiàng)，能夠充分發(fā)揮其性能優(yōu)勢(shì)，為高速數(shù)據(jù)通信系統(tǒng)的穩(wěn)定運(yùn)行提供有力保障。各位電子工程師在實(shí)際應(yīng)用中，不妨深入研究其特性和工作原理，以實(shí)現(xiàn)更優(yōu)化的設(shè)計(jì)方案。你在使用類(lèi)似CDR IC時(shí)遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享。