622 Mbps時鐘和數據恢復IC——ADN2806的技術解析與應用指南

在高速數據通信領域，時鐘和數據恢復（CDR）技術對于確保數據的準確傳輸至關重要。Analog Devices公司的ADN2806芯片便是一款出色的622 Mbps時鐘和數據恢復IC，下面我們來詳細了解它的特性、工作原理及應用設計。

文件下載：ADN2806.pdf

一、ADN2806的特性亮點

1. 高性能指標

• 抖動性能卓越：該芯片超越了SONET（同步光網絡）對抖動傳輸、生成和容限的要求，能夠有效減少信號傳輸中的抖動，保證數據的穩定傳輸。
• 專利時鐘恢復架構：采用獨特的時鐘恢復架構，無需外部參考時鐘即可自動鎖定622 Mbps數據，簡化了設計流程。
• 低功耗設計：典型功耗僅為359 mW，采用3.3 V單電源供電，適合對功耗要求較高的應用場景。

2. 豐富的功能特性

• 鎖丟失指示：具備鎖丟失指示（LOL）功能，可實時監測時鐘和數據的鎖定狀態，方便工程師進行故障排查。
• I2C接口：支持I2C接口，可通過該接口訪問芯片的可選功能，實現靈活的配置和控制。

3. 小巧封裝

采用5 mm × 5 mm、32引腳的LFCSP封裝，且無鉛環保，體積小巧，適合高密度電路板設計。

二、工作原理剖析

ADN2806是一個延遲和鎖相環電路，用于從NRZ編碼數據流中恢復時鐘和重定時數據。它通過兩個獨立的反饋回路跟蹤輸入數據信號的相位，共享一個公共控制電壓。

1. 高頻抖動跟蹤

高速延遲鎖定環路徑使用壓控移相器來跟蹤輸入抖動的高頻分量，能夠快速響應高頻抖動變化，保證時鐘信號的準確性。

2. 低頻抖動跟蹤

由VCO組成的獨立相位控制回路跟蹤輸入抖動的低頻分量，通過調整VCO的頻率來補償低頻抖動。

3. 初始頻率設置

第三個回路將VCO頻率與輸入數據頻率進行比較，設置粗調電壓，確定VCO的初始頻率。

4. 抖動跟蹤與補償

鎖相環通過微調控制來控制VCO，延遲和相位回路共同跟蹤輸入數據信號的相位。當時鐘滯后于輸入數據時，相位檢測器驅動VCO提高頻率，并增加移相器的延遲，以減少時鐘和數據之間的相位誤差。

三、功能詳細描述

1. 頻率獲取

芯片從數據中獲取頻率，鎖檢測器電路比較VCO和輸入數據的頻率。當頻率差超過1000 ppm時，LOL被置位，啟動頻率獲取周期；當VCO頻率與數據頻率相差在250 ppm以內時，LOL被復位。

2. 輸入緩沖放大器

輸入緩沖器具有差分輸入（PIN/NIN），內部通過50 Ω電阻連接到片上電壓參考（典型值VREF = 2.5 V）。要實現10?1?的誤碼率，所需的最小差分輸入電平為200 mV p-p。

3. 鎖檢測器操作

鎖檢測器有三種工作模式：

• 正常模式：無需參考時鐘，芯片自動鎖定622 Mbps數據速率。當VCO頻率與數據頻率相差在250 ppm以內時，LOL復位，D/PLL將VCO頻率調整到與數據頻率相等。
• REFCLK模式：使用參考時鐘輔助鎖定VCO。通過設置CTRLA[0]為1啟用該模式，同時需要設置CTRLA[7, 6]和CTRLA[5:2]來設置參考頻率范圍和數據速率與參考頻率的分頻比。
• 靜態LOL模式：該模式可指示是否曾經發生過鎖丟失情況。即使芯片重新鎖定，靜態LOL位（MISC[4]）仍保持置位，直到手動復位。

4. 靜音模式

ADN2806提供兩種靜音模式：

• 數據和時鐘輸出靜音模式：當CTRLC[1]為0時，選擇該模式。當SQUELCH輸入為高電平時，數據輸出（DATAOUTN和DATAOUTP）和時鐘輸出（CLKOUTN和CLKOUTP）都被置為零狀態。
• 數據或時鐘輸出靜音模式：當CTRLC[1]為1時，選擇該模式。當SQUELCH輸入為高電平時，DATAOUTN和DATAOUTP引腳被靜音；當SQUELCH輸入為低電平時，CLKOUTN和CLKOUTP引腳被靜音。

5. I2C接口

芯片支持2線、I2C兼容的串行總線，通過SDA和SCK輸入與總線上的設備進行通信。ADN2806有兩個7位從地址，用于讀寫操作。用戶可以通過I2C接口訪問芯片的內部寄存器，實現系統復位、頻率測量等功能。

6. 參考時鐘（可選）

雖然ADN2806不需要參考時鐘即可進行時鐘和數據恢復，但它支持可選的參考時鐘。參考時鐘可以差分或單端方式驅動，輸入緩沖器可接受峰 - 峰差分幅度大于100 mV的差分信號或標準單端低電壓TTL輸入。參考時鐘有兩種使用模式：

• 鎖定到參考模式：通過將CTRLA[0]置為1啟用該模式，芯片根據參考時鐘鎖定到特定頻率。
• 數據頻率測量模式：通過將CTRLA[1]置為1啟用該模式，芯片比較輸入數據頻率和參考時鐘頻率，并返回兩者的頻率比，測量精度可達0.01%。

四、應用信息與PCB設計指南

1. 應用領域

ADN2806適用于多種高速數據通信應用，如BPON ONT、SONET OC - 12、WDM轉發器、再生器/中繼器、測試設備、寬帶交叉連接和路由器等。

2. PCB設計要點

• 電源和接地：建議使用一個低阻抗接地平面，將VEE引腳直接焊接到接地平面以減少串聯電感。在VCC和VEE之間使用22 μF電解電容進行電源濾波，同時在芯片的VCC和VEE引腳附近放置0.1 μF和1 nF陶瓷電容。
• 傳輸線：為了減少反射，所有高頻輸入和輸出信號引腳（如PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等）應使用50 Ω傳輸線。同時，要確保PIN/NIN輸入走線和CLKOUTP/CLKOUTN、DATAOUTP/DATAOUTN輸出走線長度匹配，以避免差分走線之間的 skew。
• 焊接指南：32引腳LFCSP封裝的焊盤設計應使PCB焊盤比封裝焊盤長0.1 mm、寬0.05 mm，并將焊盤中心對準封裝焊盤。芯片底部的暴露焊盤應通過塞孔連接到VEE，以確保良好的電氣連接。
• 交流耦合電容選擇：輸入和輸出的交流耦合電容應根據應用進行優化選擇。選擇電容時，需要考慮信號路徑中兩個50 Ω電阻形成的時間常數，以減少基線漂移和模式相關抖動。

五、總結

ADN2806芯片以其卓越的抖動性能、豐富的功能特性和小巧的封裝，為622 Mbps高速數據通信提供了可靠的時鐘和數據恢復解決方案。在實際應用中，工程師需要根據具體需求合理配置芯片的功能，并嚴格遵循PCB設計指南，以確保芯片的性能得到充分發揮。你在使用ADN2806芯片的過程中遇到過哪些問題呢？歡迎在評論區分享交流。