Texas Instruments PLL1705/PLL1706：3.3-V 雙 PLL 多時(shí)鐘發(fā)生器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運(yùn)行的關(guān)鍵組件。今天，我們要深入探討 Texas Instruments 推出的兩款低功耗、高性能的 3.3-V 雙 PLL 多時(shí)鐘發(fā)生器——PLL1705 和 PLL1706。

文件下載：pll1706.pdf

1. 產(chǎn)品概述

PLL1705 和 PLL1706 作為低成本、高性能的鎖相環(huán)（PLL）多時(shí)鐘發(fā)生器，能夠從 27-MHz 參考輸入頻率生成四個(gè)系統(tǒng)時(shí)鐘和兩個(gè) 27-MHz 主時(shí)鐘。這兩款產(chǎn)品僅在模式控制上有所不同，其他方面電氣特性相同，且采用相同的芯片。

2. 產(chǎn)品特性

2.1 時(shí)鐘輸入與輸出

• 主時(shí)鐘輸入：支持 27-MHz 主時(shí)鐘輸入，可選擇晶體振蕩器（連接在 XT1 和 XT2 之間）或外部時(shí)鐘輸入到 XT1（此時(shí) XT2 需開路）。
• 系統(tǒng)時(shí)鐘輸出：能生成多個(gè)系統(tǒng)時(shí)鐘，不同輸出時(shí)鐘頻率有特定設(shè)置。如 SCKO0 固定輸出 33.8688 MHz；SCKO1 對(duì)于 44.1 kHz 可選 16.9344 MHz 或 33.8688 MHz；SCKO2 輸出 256 fS；SCKO3 輸出 384 fS 。支持多種采樣頻率，包括標(biāo)準(zhǔn)的 32、44.1、48 kHz 以及雙倍的 64、88.2、96 kHz 。

2.2 時(shí)鐘性能

• 零 PPM 誤差輸出時(shí)鐘：確保輸出時(shí)鐘的高精度。
• 低時(shí)鐘抖動(dòng)：典型值為 50 ps，能有效減少信號(hào)干擾，提高系統(tǒng)穩(wěn)定性。

2.3 電源與控制

• 單電源供電：采用 3.3-V 單電源，簡(jiǎn)化電源設(shè)計(jì)。
• 控制方式：PLL1705 支持并行控制，PLL1706 支持串行控制，滿足不同設(shè)計(jì)需求。

2.4 封裝與溫度范圍

• 封裝形式：采用 20 引腳 SSOP（150 mil）無(wú)鉛封裝。
• 工作溫度范圍：為 -25°C 至 85°C，能適應(yīng)多種工作環(huán)境。

3. 應(yīng)用領(lǐng)域

該產(chǎn)品適用于多種需要精確時(shí)鐘信號(hào)的應(yīng)用場(chǎng)景，如 DVD 播放器、多媒體 PC 的 DVD 附加卡、數(shù)字高清電視系統(tǒng)和機(jī)頂盒等 MPEG - 2 應(yīng)用。這些場(chǎng)景通常需要從 27-MHz 視頻時(shí)鐘為音頻系統(tǒng)提供精確的時(shí)鐘信號(hào)。

4. 電氣特性

4.1 數(shù)字輸入/輸出

• 輸入邏輯：與 CMOS 兼容，輸入邏輯電平 VIH 為 0.7VDD，VIL 為 0.3VDD ，輸入邏輯電流 IIH 和 IIL 有明確范圍。
• 輸出邏輯：輸出邏輯電平 VOH 在 IOH = -4 mA 時(shí)為 VDD - 0.4 V，VOL 在 IOL = 4 mA 時(shí)為 0.4 V。

4.2 主時(shí)鐘特性

• 頻率：主時(shí)鐘頻率范圍在 26.73 - 27.27 MHz ，典型值為 27 MHz。
• 輸入輸出特性：輸入電平 VIH 為 0.7 VCC，VIL 為 0.3 VCC ，輸入電流 IIH 和 IIL 有相應(yīng)規(guī)定；輸出電壓為 3.5 Vp - p，上升和下降時(shí)間典型值為 2.0 ns，占空比根據(jù)不同情況有所不同，時(shí)鐘抖動(dòng)典型值為 50 ps，上電時(shí)間在 0.5 - 1.5 ms 。

4.3 PLL 交流特性

• 輸出頻率：不同系統(tǒng)時(shí)鐘輸出頻率根據(jù)采樣頻率和設(shè)置而定。
• 其他特性：輸出上升和下降時(shí)間典型值為 2.0 ns，占空比在 45 - 55% ，輸出時(shí)鐘抖動(dòng)在 50 - 100 ps ，頻率穩(wěn)定時(shí)間和上電鎖定時(shí)間也有具體要求。

4.4 電源要求

• 電壓范圍：VCC 和 VDD 的供電電壓范圍為 2.7 - 3.6 V，典型值為 3.3 V。
• 電流與功耗：供電電流在不同條件下有所不同，典型值為 19 mA，功耗在 63 - 90 mW 。PLL1706 在特定條件下可進(jìn)入低功耗的掉電模式。

5. 引腳分配與功能

5.1 引腳分配

兩款產(chǎn)品的引腳分配有一定相似性，包含模擬地（AGND）、數(shù)字地（DGND1 - 3）、電源引腳（VCC、VDD1 - 3）、時(shí)鐘輸入輸出引腳（XT1、XT2、MCKO1、MCKO2、SCKO0 - 3）以及控制引腳（CSEL、FS1、FS2、SR）等。

5.2 引腳功能

• 模擬和數(shù)字地：為電路提供穩(wěn)定的參考電位。
• 電源引腳：提供 3.3 V 電源。
• 時(shí)鐘輸入輸出引腳：輸入 27-MHz 時(shí)鐘信號(hào)，輸出主時(shí)鐘和系統(tǒng)時(shí)鐘。
• 控制引腳：用于控制采樣頻率、時(shí)鐘輸出選擇等功能。

6. 工作原理

6.1 主時(shí)鐘與系統(tǒng)時(shí)鐘輸出

PLL1705/6 由雙 PLL 時(shí)鐘和主時(shí)鐘發(fā)生器組成，從 27-MHz 主時(shí)鐘生成四個(gè)系統(tǒng)時(shí)鐘和兩個(gè) 27-MHz 緩沖時(shí)鐘。主時(shí)鐘可由晶體振蕩器或外部輸入提供，系統(tǒng)時(shí)鐘輸出頻率根據(jù)采樣頻率和控制信號(hào)確定。

6.2 上電復(fù)位

產(chǎn)品具有內(nèi)部上電復(fù)位電路，PLL1706 的模式寄存器在上電復(fù)位時(shí)會(huì)初始化為默認(rèn)設(shè)置。在復(fù)位期間，所有時(shí)鐘輸出會(huì)根據(jù)默認(rèn)設(shè)置啟用。

6.3 功能控制

• PLL1705（并行模式）：通過 SR、FS1 和 FS2 引腳可選擇采樣頻率組和采樣率。
• PLL1706（串行模式）：使用 ML、MC 和 MD 三線接口控制，可選擇采樣頻率、采樣率、時(shí)鐘輸出使能/禁用以及進(jìn)入掉電模式等功能。

7. 典型應(yīng)用電路與注意事項(xiàng)

7.1 典型連接電路

推薦使用一個(gè)公共接地連接以避免閂鎖或其他電源相關(guān)問題，電源應(yīng)盡可能靠近器件進(jìn)行旁路處理。同時(shí)，為避免影響 PLL1705/6 的抖動(dòng)性能，建議在所有輸出時(shí)鐘上使用外部緩沖器。

7.2 注意事項(xiàng)

• 該集成電路易受 ESD 損壞，操作時(shí)需采取適當(dāng)?shù)姆漓o電措施。
• 產(chǎn)品的性能會(huì)受到采樣頻率選擇、負(fù)載條件、電源電壓、環(huán)境溫度等因素的影響，在設(shè)計(jì)時(shí)需綜合考慮這些因素。

PLL1705 和 PLL1706 憑借其豐富的功能、出色的性能和靈活的控制方式，為電子工程師在多時(shí)鐘系統(tǒng)設(shè)計(jì)中提供了優(yōu)秀的解決方案。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理選擇和使用這兩款產(chǎn)品，并注意相關(guān)的設(shè)計(jì)和操作要點(diǎn)，以確保系統(tǒng)的穩(wěn)定運(yùn)行。大家在使用這兩款產(chǎn)品時(shí)遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。