探索DS90C241和DS90C124：5 - 35MHz DC平衡24位FPD - Link II串行器與解串器

在電子設(shè)計(jì)領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝院头€(wěn)定性一直是我們關(guān)注的重點(diǎn)。今天，我們來(lái)深入探討一下德州儀器（TI）的DS90C241和DS90C124芯片組，這是一款適用于5 - 35MHz時(shí)鐘頻率的DC平衡24位FPD - Link II串行器與解串器，在汽車顯示和遠(yuǎn)程攝像等應(yīng)用中具有出色的表現(xiàn)。

文件下載：ds90c124.pdf

1. 特性亮點(diǎn)

1.1 數(shù)據(jù)傳輸與時(shí)鐘嵌入

該芯片組支持5 - 35MHz的時(shí)鐘嵌入和DC平衡的24:1及1:24數(shù)據(jù)傳輸，能夠?qū)?4位并行總線轉(zhuǎn)換為帶有嵌入時(shí)鐘信息的LVDS串行流，有效解決了并行數(shù)據(jù)和時(shí)鐘路徑之間的偏斜問(wèn)題，簡(jiǎn)化了數(shù)據(jù)傳輸。

1.2 預(yù)加重功能

用戶可通過(guò)LVDS輸出端的外部電阻選擇預(yù)加重驅(qū)動(dòng)能力，增強(qiáng)信號(hào)在長(zhǎng)距離傳輸中的強(qiáng)度，最多可驅(qū)動(dòng)10米的屏蔽雙絞線電纜。

1.3 時(shí)鐘邊緣選擇

在發(fā)射器和接收器上，用戶都可以選擇并行數(shù)據(jù)的時(shí)鐘邊緣，增加了設(shè)計(jì)的靈活性。

1.4 其他特性

內(nèi)部DC平衡編碼和解碼支持AC耦合接口，無(wú)需外部編碼；發(fā)射器和接收器都有獨(dú)立的電源控制；接收器具有嵌入式時(shí)鐘CDR，無(wú)需外部參考時(shí)鐘源；還具備LOCK輸出標(biāo)志確保接收器端的數(shù)據(jù)完整性等。

2. 應(yīng)用場(chǎng)景

2.1 汽車領(lǐng)域

廣泛應(yīng)用于汽車中央信息顯示屏、汽車儀表盤顯示屏、汽車平視顯示器以及基于遠(yuǎn)程攝像頭的駕駛員輔助系統(tǒng)等。

2.2 其他場(chǎng)景

適用于需要長(zhǎng)距離、高速數(shù)據(jù)傳輸?shù)膱?chǎng)景，如工業(yè)控制、安防監(jiān)控等。

3. 詳細(xì)規(guī)格

3.1 絕對(duì)最大額定值

包括電源電壓、輸入輸出電壓、LVDS接收器輸入電壓、LVDS驅(qū)動(dòng)器輸出電壓等的最大額定值，使用時(shí)需嚴(yán)格遵守，避免設(shè)備損壞。

3.2 ESD額定值

具備較高的ESD耐受性，如人體模型（HBM）可達(dá)±8000V，能有效抵抗靜電放電對(duì)設(shè)備的影響。

3.3 推薦工作條件

電源電壓推薦在3 - 3.6V之間，時(shí)鐘頻率為5 - 35MHz，工作溫度范圍為 - 40°C至105°C。

3.4 電氣特性

涵蓋LVCMOS和LVTTL的直流規(guī)格、LVDS的直流規(guī)格、串行器和解串器的電源電流等參數(shù)，為電路設(shè)計(jì)提供了詳細(xì)的參考。

3.5 開(kāi)關(guān)特性

包括串行器和解串器的各種切換時(shí)間、延遲時(shí)間等，這些參數(shù)對(duì)于確保數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和及時(shí)性至關(guān)重要。

4. 功能描述

4.1 初始化和鎖定機(jī)制

在數(shù)據(jù)傳輸前，需要對(duì)串行器和解串器的PLL進(jìn)行同步初始化。串行器鎖定輸入時(shí)鐘源后，解串器再與之同步，當(dāng)解串器的CDR鎖定嵌入式時(shí)鐘時(shí)，LOCK引腳置高，輸出有效數(shù)據(jù)。

4.2 數(shù)據(jù)傳輸

數(shù)據(jù)通過(guò)TCLK輸入到串行器，可通過(guò)TRFB引腳選擇時(shí)鐘邊沿。串行器輸出的LVDS信號(hào)包含24位數(shù)據(jù)和4位控制位，以28倍TCLK頻率傳輸。解串器提取嵌入式時(shí)鐘信息，恢復(fù)時(shí)鐘和數(shù)據(jù)。

4.3 重新同步

如果解串器失去鎖定，會(huì)自動(dòng)嘗試重新鎖定，通過(guò)監(jiān)測(cè)時(shí)鐘信息和驗(yàn)證數(shù)據(jù)完整性來(lái)恢復(fù)正常工作。

4.4 預(yù)加重功能

通過(guò)在PRE引腳連接外部電阻來(lái)啟用預(yù)加重功能，可補(bǔ)償長(zhǎng)距離或有損傳輸介質(zhì)的影響，提高信號(hào)質(zhì)量。但預(yù)加重的強(qiáng)度需要根據(jù)具體應(yīng)用進(jìn)行調(diào)整，避免過(guò)度預(yù)加重帶來(lái)的問(wèn)題。

4.5 AC耦合和端接

支持AC耦合互連，通過(guò)在LVDS信號(hào)路徑中插入外部AC耦合電容實(shí)現(xiàn)。解串器輸入級(jí)設(shè)計(jì)為AC耦合，提供內(nèi)置AC偏置網(wǎng)絡(luò)。接收器端接有多種選擇，可根據(jù)不同的應(yīng)用場(chǎng)景和噪聲環(huán)境進(jìn)行選擇。

5. 典型應(yīng)用

5.1 顯示應(yīng)用

適用于主機(jī)（圖形處理器）和顯示器之間的接口，支持18位色深（RGB666）和高達(dá)800×480的顯示格式。

5.2 典型電路設(shè)計(jì)

在典型應(yīng)用中，LVDS輸出使用100Ω端接和100nF耦合電容，旁路電容靠近電源引腳放置。通過(guò)系統(tǒng)GPO控制TPWDNB和RPWDNB引腳，實(shí)現(xiàn)電源管理。

5.3 設(shè)計(jì)要點(diǎn)

• 電源供應(yīng)：使用薄電介質(zhì)的電源和接地層，減少電源噪聲。外部旁路電容選擇RF陶瓷和鉭電解電容，注意電容的放置和參數(shù)選擇。
• 布局設(shè)計(jì)：采用至少四層板，將LVCMOS信號(hào)與LVDS線路分開(kāi)，使用緊密耦合的100Ω差分線進(jìn)行LVDS互連，減少噪聲干擾。
• 噪聲裕度：考慮各種因素對(duì)解串器噪聲裕度的影響，如串行器的TCLK抖動(dòng)、電源噪聲，傳輸介質(zhì)的ISI和VCM噪聲，解串器的電源噪聲等。
• 傳輸介質(zhì)：可采用PCB走線或雙絞線電纜進(jìn)行傳輸，確保傳輸介質(zhì)兩端的端接匹配。
• 實(shí)時(shí)插拔：支持實(shí)時(shí)插拔應(yīng)用，解串器能夠在實(shí)時(shí)插入事件中自動(dòng)鎖定隨機(jī)數(shù)據(jù)。

6. 總結(jié)

DS90C241和DS90C124芯片組為我們提供了一種高效、可靠的24位數(shù)據(jù)傳輸解決方案。其豐富的特性和廣泛的應(yīng)用場(chǎng)景，使其在汽車電子、工業(yè)控制等領(lǐng)域具有很大的優(yōu)勢(shì)。在設(shè)計(jì)過(guò)程中，我們需要充分考慮其規(guī)格參數(shù)、功能特點(diǎn)和應(yīng)用要求，合理進(jìn)行電路設(shè)計(jì)和布局，以確保系統(tǒng)的穩(wěn)定性和性能。大家在實(shí)際應(yīng)用中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。