深度解析DS90URxxx - Q1：5MHz至43MHz DC平衡24位FPD - Link II串行器和解串器芯片組

在汽車電子和顯示應用領域，數據傳輸的高效性、穩定性和可靠性至關重要。DS90URxxx - Q1芯片組作為一款專為特定需求設計的串行器和解串器，為數據傳輸提供了出色的解決方案。今天，我們就來深入了解一下這款芯片組。

文件下載：ds90ur241.pdf

一、產品概述

DS90URxxx - Q1芯片組由DS90UR241串行器和DS90UR124解串器組成，它能夠將24位并行總線轉換為帶有嵌入式時鐘信息的全透明數據/控制FPD - Link II LVDS串行流。該芯片組支持18位色深的顯示器，適用于汽車級應用，通過AEC - Q100 2級認證。

二、主要特性

2.1 數據處理與傳輸

• 接口壓縮：實現24:1的接口壓縮，減少了數據傳輸路徑，降低了系統成本。通過將24位并行數據壓縮為單路串行流，減少了PCB層數、電纜寬度以及連接器的尺寸和引腳數量。
• DC平衡與嵌入式時鐘：采用嵌入式時鐘和DC平衡技術，支持AC耦合數據傳輸。這種設計消除了并行數據和時鐘路徑之間的偏斜問題，提高了數據傳輸的可靠性。例如，在長距離傳輸中，DC平衡技術能夠有效減少信號的直流偏移，確保數據的準確接收。
• 傳輸距離：能夠驅動長達10米的屏蔽雙絞線電纜，滿足了許多實際應用中的長距離數據傳輸需求。

2.2 電氣性能與兼容性

• 像素時鐘范圍：支持5MHz至43MHz的像素時鐘，適用于多種不同分辨率和刷新率的顯示應用。
• ESD防護：滿足ISO 10605 ESD標準，具有大于8kV的HBM ESD結構，增強了芯片在復雜電磁環境下的可靠性。
• 熱插拔支持：支持熱插拔功能，方便系統的安裝和維護，提高了系統的靈活性。

2.3 低功耗與EMI抑制

• 低功耗設計：通過優化電路設計和采用低功耗的LVDS信號技術，降低了系統的功耗。例如，在待機模式下，芯片的功耗顯著降低，延長了設備的續航時間。
• EMI抑制：串行器接受擴頻輸入，在串行鏈路上進行數據隨機化和混洗，解串器提供可調的PTO（漸進開啟）LVCMOS輸出，有效降低了電磁干擾。

2.4 內置測試與功能模式

• 內置自測試（BIST）：具備@Speed BIST功能，可驗證LVDS傳輸路徑，無需額外的測試設備，方便系統的生產測試和故障診斷。
• 多種功能模式：支持多種功能模式，如電源關閉模式、三態模式等，滿足不同應用場景的需求。

三、詳細描述

3.1 初始化與鎖定機制

芯片組在數據傳輸前需要進行初始化，即同步串行器和解串器的PLL。當VDD達到約2.2V時，串行器的PLL開始鎖定輸入時鐘（TCLK），解串器則通過鎖定串行數據流中的嵌入式時鐘來完成初始化。在這個過程中，解串器可以在不需要特殊訓練模式或同步字符的情況下鎖定數據流，實現真正的“即插即用”。

3.2 數據傳輸

數據通過TCLK輸入到串行器，TRFB引腳可選擇TCLK的觸發沿。串行器輸出（DOUT±）用于驅動點對點連接，同時傳輸CLK1、CLK0、DCA、DCB四個開銷位。CLK1和CLK0作為嵌入式時鐘位，DCB用于直流平衡控制，DCA用于驗證數據完整性。

3.3 重新同步與電源管理

如果解串器失去鎖定，它會自動嘗試重新鎖定。當嵌入式時鐘邊緣未被檢測到時，PLL會失去鎖定，解串器會進入重新鎖定狀態。芯片組支持電源關閉模式，通過TPWDNB和解串器的RPWDNB引腳控制。在電源關閉模式下，PLL停止工作，輸出進入三態，降低了功耗。

3.4 三態與預加重

串行器在DEN或TPWDNB引腳為低電平時進入三態，解串器在REN或RPWDNB引腳為低電平時進入三態。DS90UR241具有預加重功能，通過PRE引腳和外部電阻設置預加重電平，可補償長距離或有損傳輸介質的信號衰減。

3.5 AC耦合與終端匹配

芯片組支持AC耦合互連，通過在LVDS信號路徑中插入外部AC耦合電容實現。接收器輸入級具有內置的AC偏置網絡，將內部VCM設置為+1.8V。為了控制反射和完成電流回路，需要在串行器輸出和解串器輸入處使用100Ω的終端電阻。

3.6 信號質量增強與BIST測試

解串器的SLEW引腳可控制LVCMOS輸出的驅動強度，PTOSEL引腳可選擇漸進開啟模式，減少EMI。芯片組的BIST功能通過BISTEN和BISTM引腳控制，可檢測數據傳輸中的位錯誤，并通過PASS引腳報告測試結果。

四、應用信息

4.1 顯示應用

DS90URxxx - Q1芯片組適用于主機（圖形處理器）和顯示器之間的接口，支持18位色深（RGB666）和高達1280×480的顯示格式。在RGB666配置中，可通過串行鏈路傳輸18個顏色位、像素時鐘和3個控制位。

4.2 典型應用連接

在典型應用中，串行器的LVDS輸出使用100Ω終端電阻和100nF耦合電容，旁路電容放置在電源引腳附近。系統GPO控制TPWDNB引腳，TRFB引腳設置為高電平以在TCLK的上升沿鎖存數據。解串器的連接方式類似，通過RRFB引腳選擇時鐘觸發沿，SLEW引腳控制輸出驅動強度。

五、電源與布局建議

5.1 電源供應

芯片組設計為從3.3V的輸入核心電壓供電，部分電路提供獨立的電源和接地引腳，以隔離不同電路部分的開關噪聲。在某些情況下，可以使用外部濾波器為敏感電路（如PLL）提供干凈的電源。

5.2 布局指南

PCB布局應提供低噪聲的電源饋送，分離高頻或高電平的輸入和輸出，以減少雜散噪聲的拾取。使用薄介質（2至4密耳）的電源/接地夾層可提高電源系統性能，外部旁路電容應包括RF陶瓷和鉭電解電容。LVDS互連應使用100Ω的耦合差分對，遵循S/2S/3S規則，減少過孔數量，保持走線平衡。

六、總結

DS90URxxx - Q1芯片組憑借其出色的性能和豐富的功能，為汽車電子和顯示應用提供了可靠的數據傳輸解決方案。在實際設計中，工程師需要根據具體應用需求，合理選擇芯片的工作模式和參數，同時注意電源供應和PCB布局，以充分發揮芯片的優勢。大家在使用這款芯片組的過程中，有沒有遇到過什么特別的問題呢？歡迎在評論區分享交流。