汽車級FPD-Link II串行器和解串器芯片組DS90URxxx-Q1技術解析

作為電子工程師，在設計工作中，我們常常會遇到需要高效傳輸數據的場景，尤其是在汽車電子領域。今天就來和大家深入探討一下德州儀器（TI）的DS90URxxx - Q1芯片組，它是一款專為汽車應用設計的5MHz至43MHz直流平衡24位FPD - Link II串行器和解串器芯片組，能為我們的設計帶來諸多便利。

文件下載：ds90ur241-q1.pdf

芯片組特性與優勢

功能特性概述

DS90URxxx - Q1芯片組支持18位色深的顯示器，可將24位并行總線轉換為帶有嵌入式時鐘信息的全透明數據/控制FPD - Link II LVDS串行流。這種單串行流設計消除了并行數據和時鐘路徑之間的偏斜問題，簡化了24位總線在PCB走線和電纜上的傳輸。同時，它還能縮小數據路徑，降低系統成本，減少PCB層數、電纜寬度以及連接器尺寸和引腳數量。

關鍵參數亮點

• 像素時鐘范圍：像素時鐘范圍為5MHz至43MHz，能滿足多種不同的應用需求。
• 汽車級認證：該芯片組是汽車級產品，通過了AEC - Q100 2級認證，具備高可靠性和穩定性，可適應汽車環境的嚴苛要求。
• 接口壓縮比：擁有24:1的接口壓縮比，有效提高了數據傳輸效率，并通過DC平衡的嵌入式時鐘支持交流耦合數據傳輸，增強信號傳輸的穩定性。
• 傳輸距離：能夠驅動長達10米屏蔽雙絞線電纜，適合長距離數據傳輸。
• ESD防護：滿足ISO 10605 ESD標準要求，HBM ESD結構大于8kV，具備良好的靜電防護能力。
• 其他特性支持：還支持熱插拔、EMI降低等功能，解串器無需參考時鐘，并且具備內置自測試（BIST )功能，可驗證LVDS傳輸路徑。

芯片引腳配置與功能

串行器引腳功能詳解

DS90UR241串行器采用PFB封裝，其引腳功能豐富多樣。LVCMOS并行接口引腳用于數據和時鐘輸入；控制和配置引腳可對數據使能狀態、預加重電平、隨機化控制等進行設置；LVDS串行接口引腳則用于輸出LVDS信號；還有電源和接地引腳為芯片提供穩定的電源供應。例如，DEN引腳可控制LVDS驅動器輸出的啟用和禁用狀態，PRE引腳可通過連接外部電阻來設置預加重電平，以增強信號傳輸質量。

解串器引腳功能詳解

DS90UR124解串器采用PAG封裝同樣具備多種功能引腳。LVCMOS并行接口引腳用于輸出并行數據和時鐘；控制和配置引腳可對接收器PLL鎖定狀態、漸進開啟操作模式等進行控制；BIST模式引腳用于支持內置自測試功能；電源和接地引腳為芯片提供穩定的電源供應。例如，LOCK引腳可指示接收器PLL是否鎖定，PTOSEL引腳可選擇漸進開啟操作模式以減少EMI干擾。

芯片電氣特性與規格

絕對最大額定值

在使用芯片時，我們需要關注其絕對最大額定值，以避免芯片因超出承受范圍而損壞DS90URxxx - Q1芯片組的電源電壓、LVCMOS輸入和輸電壓、LVDS接收器輸入和輸出電壓等都有明確的最大額定值限制。同時，芯片的結溫、引腳焊接溫度以及存儲溫度也有相應的范圍要求。

ESD 額定值

該芯片組具備良好ESD防護能力DS90URxxx - Q1在不同封裝下，各引腳的人體模型（HBM）和帶電設備模型（CDM）的ESD額定值都有明確規定，能夠有效防止靜電對芯片造成損害。

推薦工作條件

為了確保芯片正常工作，我們需要在推薦工作條件下使用芯片。其電源電壓范圍為3.0V至3.6V，工作自由空氣溫度范圍為 - 40°C至105°C，時鐘速率為5MHz至43MHz，電源噪聲應控制在±100mVp.p以內。

電氣特性參數

芯片的電氣特性參數包括LVCMOS直流規格、LVDS直流規格、串行器和解串器的電源電流等。這些參數詳細描述了芯片在不同條件下的電氣性能，為我們的設計提供了重要的參考依據。例如，LVCMOS輸入的高電平電壓和低電平電壓范圍、LVDS輸出的差分電壓和偏移電壓等參數，都直接影響著芯片的信號傳輸質量。

開關特性參數

串行器和解串器的開關特性參數包括LVDS信號的高低電平轉換時間、數據建立和保持時間、三態延遲時間等。這些參數對于確保數據的準確傳輸和時序控制至關重要。例如，DIN(0:23)相對于TCLK的建立和保持時間、DOUT從高電平到三態的延遲時間等，都需要我們在設計中進行嚴格的考慮。

芯片工作模式與操作原理

初始化和鎖定機制

在數據傳輸前，需要對串行器和解串器進行初始化，即同步兩者的PLL。串行器先鎖定輸入時鐘源，解串器再同步到串行器。解串器能在不依賴特殊訓練模式或同步字符的情況下，鎖定到串行數據流，并通過LOCK引腳指示鎖定狀態，確保數據完整性。

數據傳輸過程

串行器鎖定后，數據通過DIN引腳輸入，并由TCLK時鐘信號控制。TRFB引腳可選擇TCLK的邊沿來同步數據。串行器輸出的LVDS信號包含嵌入式時鐘和控制位，用于數據傳輸和驗證。解串器接收到LVDS信號后，將其轉換為并行數據和時鐘輸出。

重同步機制

若解串器失去鎖定，會自動嘗試重新鎖定。系統可通過監測LOCK引腳狀態來判斷數據的有效性。

掉電模式

串行器和解串器都支持掉電模式，通過TPWDNB和RPWDNB引腳控制。在掉電模式下，PLL停止工作，輸出進入三態，以降低功耗。退出掉電模式后，需要重新初始化和鎖定才能進行數據傳輸。

三態模式

串行器在DEN或TPWDNB引腳為低電平時進入三態，解串器在REN或RPWDNB引腳為低電平時進入三態。三態模式可有效控制信號輸出狀態，避免信號干擾。

預加重功能

DS90UR241具備預加重功能，可通過連接外部電阻來設置預加重電平，以補償長距離或有損傳輸介質帶來的信號衰減，提高信號傳輸質量。

AC耦合和終端匹配

芯片組支持AC耦合互連，通過在LVDS信號路徑中插入外部AC耦合電容來實現。同時，需要在串行器輸出和解串器輸入引腳處連接終端電阻，以控制信號反射和完成電流回路。

信號質量增強

解串器支持SLEW引腳和PTOSEL引腳來增強信號質量。SLEW引腳可調節LVCMOS輸出的驅動強度，PTOSEL引腳可選擇漸進開啟操作模式，以減少EMI干擾。

內置自測試功能

芯片組具備@SPEED - BIST測試功能，可通過BISTEN和BISTM引腳進行配置。在BIST模式下，串行器可傳輸內部生成的PRBS數據模式，解串器可驗證數據模式并報告錯誤狀態。

向后兼容模式

RAOFF引腳可使芯片組與DS90C241和DS90C124設備實現向后兼容模式，方便系統升級和兼容性設計。

芯片應用與設計要點

應用場景分析

DS90URxxx - Q1芯片組適用于汽車中央信息顯示器、汽車儀表盤顯示器、汽車平視顯示器以及基于遠程攝像頭的駕駛員輔助系統等多種汽車應用場景，能夠滿足這些場景對數據傳輸的高效性和可靠性要求。

典型應用連接示例

在典型應用中，串行器和解串器的連接需要遵循一定的設計要求。例如，LVDS輸出和輸入需要使用100Ω終端電阻和100nF耦合電容，電源引腳附近需要放置旁路電容以提供穩定的電源供應。同時，需要合理設置控制引腳，如TPWDNB、TRFB、RAOFF等，以確保芯片正常工作。

電源供應建議

芯片設計為使用3.3V輸入核心電壓供應，部分芯片為不同電路部分提供了單獨的電源和接地引腳，以隔離開關噪聲影響。在設計中，可通過在PCB上設置單獨的電源平面和使用外部濾波器來為敏感電路（如PLL）提供干凈的電源。

布局設計要點

PCB布局和電源系統設計對于芯片性能至關重要。應采用低噪聲的電源饋電方式，分離高頻或高電平輸入輸出，以減少干擾。使用薄介質層的電源/接地夾層可提高電源系統性能，同時合理選擇和放置外部旁路電容也能有效降低噪聲。此外，LVDS互連需要使用100Ω耦合差分對，并遵循一定的間距規則，以確保信號傳輸質量。

總結

DS90URxxx - Q1芯片組憑借其豐富的特性、良好的電氣性能和多樣的應用場景，為汽車電子領域的數據傳輸提供了可靠的解決方案。作為電子工程師，在使用該芯片組進行設計時，我們需要深入了解其引腳配置、電氣特性、工作模式和應用要點，以確保設計的穩定性和可靠性。希望通過本文的介紹，能幫助大家更好地掌握DS90URxxx - Q1芯片組的相關知識，在實際設計中發揮其最大優勢。你在使用類似芯片組的過程中遇到過哪些問題呢？歡迎在評論區留言分享。