電子發(fā)燒友網(wǎng)綜合報(bào)道 CPO量產(chǎn)繼續(xù)加速，最近Tower Semiconductor 高塔半導(dǎo)體宣布，將其成熟的 300mm 晶圓鍵合技術(shù)拓展至硅光子（SiPho）與硅鍺雙極互補(bǔ)金屬氧化物半導(dǎo)體（SiGe BiCMOS）工藝領(lǐng)域，正式推出支持光電共封裝（CPO）的新型代工技術(shù)。

這項(xiàng)技術(shù)依托多年堆疊式背照式（BSI）圖像傳感器量產(chǎn)經(jīng)驗(yàn)，實(shí)現(xiàn)異構(gòu) 3D-IC 集成，并獲得 Cadence 設(shè)計(jì)工具全方位支持，將為數(shù)據(jù)中心等領(lǐng)域的高性能緊湊系統(tǒng)需求提供核心解決方案。

Tower 的新型 CPO 技術(shù)核心，是將原本用于堆疊 BSI 圖像傳感器的 300mm 晶圓鍵合技術(shù)進(jìn)行跨領(lǐng)域升級(jí)，其關(guān)鍵突破體現(xiàn)在三方面：

l實(shí)現(xiàn) SiPho（光子集成電路 PIC）與 SiGe（電子集成電路 EIC）的晶圓級(jí)堆疊，打造全集成 3D-IC 產(chǎn)品，將不同工藝的專(zhuān)用功能整合為單一高密度芯片。
l突破圖像傳感領(lǐng)域局限，首次將多工藝設(shè)計(jì)套件（PDK）協(xié)同的晶圓級(jí) 3D 集成技術(shù)，應(yīng)用于 CPO 等新興場(chǎng)景，滿足緊湊化、高性能的系統(tǒng)需求。
l保持高精度對(duì)準(zhǔn)與高可靠性，依托 200mm 和 300mm 晶圓的大規(guī)模堆疊生產(chǎn)經(jīng)驗(yàn)，確保異構(gòu)集成的穩(wěn)定性與量產(chǎn)可行性。

這項(xiàng)技術(shù)通過(guò)光電芯片直接堆疊，縮短信號(hào)傳輸路徑，降低損耗與延遲，在更小尺寸內(nèi)實(shí)現(xiàn)更高功能集成與數(shù)據(jù)處理能力；集成化設(shè)計(jì)減少外部組件與互連環(huán)節(jié)，既降低物料與組裝成本，又能有效控制系統(tǒng)功耗。而更重要的是在量產(chǎn)可行性上，是基于成熟的堆疊傳感器生產(chǎn)工藝，無(wú)需從零搭建技術(shù)體系，具備快速規(guī)模化落地的優(yōu)勢(shì)。

目前該工藝已經(jīng)成功驗(yàn)證該晶圓鍵合工藝的精密對(duì)準(zhǔn)與高可靠性。同時(shí)為降低客戶設(shè)計(jì)門(mén)檻，高塔半導(dǎo)體與 Cadence深度合作，構(gòu)建了完整的異構(gòu)集成設(shè)計(jì)生態(tài)?；?Cadence Virtuoso Studio 開(kāi)發(fā)專(zhuān)屬設(shè)計(jì)流程，支持多工藝技術(shù)的協(xié)同仿真與驗(yàn)證，實(shí)現(xiàn)單一環(huán)境下的全流程設(shè)計(jì)。兼容高塔半導(dǎo)體的 SiGe BiCMOS 與 SiPho 工藝設(shè)計(jì)套件，設(shè)計(jì)師可完成布局、連接檢查、全芯片仿真等所有操作，大幅提升復(fù)雜芯片的首次流片成功率。目前該參考設(shè)計(jì)流程已正式向客戶開(kāi)放，為 CPO 產(chǎn)品快速研發(fā)提供技術(shù)支撐。

踏入2025年，CPO技術(shù)落地似乎開(kāi)始進(jìn)入加速階段。

今年年初，臺(tái)積電與博通在3nm工藝上的CPO關(guān)鍵技術(shù)微環(huán)調(diào)制器(MRM)調(diào)試成功，預(yù)計(jì)2025年初可以交付樣品，并有望在下半年實(shí)現(xiàn)1.6Tbps光電器件的量產(chǎn)。微環(huán)調(diào)制器是一種基于微環(huán)諧振器（Micro-Ring Resonator, MRR）的光學(xué)調(diào)制設(shè)備，它利用了光在微小環(huán)形波導(dǎo)中的共振效應(yīng)來(lái)實(shí)現(xiàn)對(duì)光信號(hào)的操控。這種技術(shù)能夠有效提高發(fā)射器效率，提高數(shù)據(jù)傳輸速率。

而博通此前也展示了使用CPO技術(shù)的51.2T交換機(jī)系統(tǒng)，其中包含8個(gè)6.4T的FR4光引擎。單個(gè)光引擎中包含64通道的PIC與EIC芯片，driver/TIA采用CMOS工藝，單通道信號(hào)速率為100Gbps。這些系統(tǒng)采用了FOWLP封裝方案以降低成本并提高良率，博通計(jì)劃在2025年第二季度推出其首款CPO交換機(jī)。

英特爾在2024年的OFC大會(huì)上展示了其最新的光學(xué)計(jì)算互連OCI方案進(jìn)展，OCI芯粒集成了硅光子集成電路，包括片上激光器和光放大器、與電子集成電路，支持高達(dá)4Tbps的雙向數(shù)據(jù)傳輸速率，與第五代PCIe兼容。

目前英特爾的OCI芯粒支持每個(gè)方向上64個(gè)通道的32Gbps數(shù)據(jù)傳輸，傳輸距離可達(dá)100米（盡管由于飛行時(shí)間延遲，實(shí)際應(yīng)用可能限制在幾十米以內(nèi)），使用八對(duì)光纖，每對(duì)攜帶八個(gè)密集波分復(fù)用（DWDM）波長(zhǎng)。共封裝解決方案的能效也非常高，每比特僅消耗5pJ，相比之下，可插拔光收發(fā)模塊大約為15pJ/bit。

Marvell在2024OFC大會(huì)上也推出了其最新的6.4T 3D封裝硅光引擎，包含32條電光混合通道，單通道的信號(hào)速率為200Gbps。單個(gè)通道還集成了驅(qū)動(dòng)器、調(diào)制器、TIA、光電探測(cè)器、MUX和DEMUX，其中TIA和驅(qū)動(dòng)器采用了3D封裝集成技術(shù)。該光引擎支持從1.6T到6.4T以及更高帶寬的應(yīng)用。

而目前高塔半導(dǎo)體的CPO工藝推出，也意味著CPO的規(guī)模量產(chǎn)正在加速。