?
第一章********核心板簡介

[]()1.1產品簡介

PZ-KU40/60/95 核心板采用 XILINX 公司 KintexUltraScale 系列 的 XCKU040-2FFVA1156I/XCKU060-2FFVA1156I/XCKU095-2FFVA1156I 作為主控制器，核心板采用 3 個 0.5mm 間距 168P 高速連接器與母板 連接，核心板四個腳放置了 4 個 3.5mm 固定孔，此孔可以與底板通過 螺絲緊固，確保了在強烈震動的環境下穩定運行。

KU 系列核心板做了長時間的高低溫測試，指標均達到工業級標 準，滿足-40—85℃場景應用。

另外，與 KU 系列核心板配套的開發板，我們提供了豐富的外設 接口以及詳細的例程源碼，大大縮短了用戶的學習時間加快產品上市。

[]()1.2********產品規格

如下表列出了 KU 系列核心板對應的參數以及外設指標

[]()1.3********產品外觀

如下圖標注出了 KU 系列核心板的正反面器件所在位置，方便用戶 查看。

?編輯

[]()1.4********產品尺寸

核心板長寬尺寸為83.8x64.8mm，對于高度我們做詳細說明，方 便用戶在定制外殼時候有所參考。核心板和底板的連接器合高為 4mm， 核心板 PCB 的厚度是 1.75mm，核心板正面器件最大高度為 3.5mm。對 于使用我們定制散熱片的用戶，還要考慮散熱片的高度，散熱片厚度 7mm、散熱片與核心板之間的支撐柱高 5mm。

如下圖為核心板的尺寸標注。

?編輯

[]()[]()第二章********核心板使用說明

[]()2.1********核心板供電

核心板供電電壓是 5V，在核心板的對角留有電源輸入管腳，電源 管腳在模塊內部已做了連通，此設計是為了方便底板的電源接入，設 計底板時只需要連接一個角上的電源，核心板即可工作。電源連接需 用銅皮連接且打足夠的過孔保證電源通流能力。核心板上的所有 GND 信號都需要連接到底板上，每個 GND 通過兩個過孔與底板連接以確保 通流能力。核心板的極限電流在 5V/6A，所以外部供電需要考慮極限 電流情況以保證核心板工作穩定。

給模組供電的電源輸出電壓需穩定，在模組電源輸入加一級DCDC 電源轉換，從高電壓轉到 5V，DCDC 電流輸出能力可以選 6A 左右，如 電源芯片 TPS56628DDAR 可以參考。在模組電源輸入處需放置 2 顆 220uF/10V 電容保證電源質量。

?編輯

[]()2.2********核心板時鐘

核心板上放置了兩顆有源差分晶振，200M 時鐘為邏輯側提供差 分時鐘，125M 為 GTX 接口提供差分時鐘。如下圖，200M 差分時鐘接 入 KU40/60 的 BANK67 或者 KU95 的 BANK68 的 12P/12N 管腳，對應的 管腳位置為 D24/C24,125M 時鐘做了 BUF 轉換成三路分別給到 BANK225/226/227 的 Y6/Y5、T6/T5、M6/M5 位置。

[]()2.3********核心板復位

核心板預留了一個復位按鍵，用于調試使用，此復位按鍵采用 RC 電路，復位并不充分，只作為調試使用，按鍵與 FPGA 的 BANK65連接， 對應管腳為 IO_13P_65(K26)。實際產品需要加復位電路，可以在底板 上采用專用復位芯片，如 MAX811，或者其他復位時間更長的芯片。

?編輯

[]()2.4********核心板啟動方式

核心板支持兩種啟動模式，分別是 JTAG、QSPI Flash。默認為 QSPI Flash 啟動。

[]()2.5********網口連接

核心板上放置了一顆千兆以太網芯片RTL8211FI-CG,以太網芯片 與 FPGA 芯片之間通過 RGMII 接口互聯，接口電平 3.3V，連接對應管 腳見下表，以太網對外連接只需要一個帶變壓器的 RJ45 即可使用，

芯片地址 PHY_AD[2:0]=001，復位管腳為低有效。設計原理圖可參考

開發板圖紙（產品電路需加 ESD 保護電路）。

[]()2.6QSPIFLASH

單板上設計了兩路 QSPI FLASH，默認貼片 QSPI0,QSPI1 不貼， X4 工作模式，容量為 32MB，型號為[MX25L25645GM2I-08G]，用于存儲 啟動文件或者用戶文件。如下表為兩路 QSPI 的管腳位置。

?

編輯

8 / 14

璞寫當下 致遠未來 [www.puzhitech.com]

[]()2.7板載LED

為方便調試，核心板上放置了五顆 LED，LED 的管腳位置如下表， 當管腳輸出高電平時 LED 點亮，低電平 LED 滅。

[]()2.8BANK接口電平選擇

核心板上對外的BANK 分別為BANK44/45/46/47/48/64,這些BANK 的 IO 均可獨立調節電壓。其中 BANK44/45/46/47/48 支持 1.2V/1.8V 兩種電平調節，默認電平為 1.8V。BANK64 支持 1.8V/2.5V/3.3V 三種 電平調節，默認電平為 3.3V，如果需要更改電平，只需要更換對應位 置電阻即可實現調整,如 3.3V 電平的改成 1.8V 的，只需要把 3.3V 位 置的電阻改到 1.8V 位置即可。核心板上都有標注 BANK 電平調節電阻 位置，如下圖。

?編輯

[]()2.9DDR4********管腳連接

核心板配置了四顆工業級DDR4 芯片，單顆容量 1GB，四顆共計容 量為 4GB,型號為 MT40A512M16LY-062E IT:E，DDR4 管腳分配參見下 表。

[]()[]()第三章********底板設計注意事項

[]()3.1電源部分PCB********設計

電源輸入需要鋪銅皮連接，打足夠的過孔保證通電流能力，但電 源電壓較高，干擾較大，在保證通流的條件下不要讓這個銅皮更大， 以免干擾其他信號。地管腳需要連接到地平面上，且一個地管腳需要 打兩個過孔，保證通流和充分連接。

?編輯

[]()3.2********高速接口布局走線

1）千兆以太網：

與 RJ45 端連接的信號需要保持等長，RGMII 接口的 TX 部分與 RX 部分需要單獨保持等長。

2）HDMI 接口

HDMI 接口信號需要走差分，且差分之間需保持等長控制。

3. 其他高速接口

依據接口規范控制。

[]()3.3LVDS信號

HR BANK 電平可以在 1.8V/2.5V/3.3V 三種電平之間選擇，默認 為 3.3V 電平，如果需要工作在 LVDS 模式下，需要把接口電平調整為 1.8V 或者 2.5V。HP BANK 電平可以在 1.2V/1.8V 兩種電平之間選擇， 默認為 1.8V 電平。核心板上 P/N 對已按差分走線處理，底板如果使 用 P/N 對，信號走線需做差分/阻抗控制處理，并且差分之間保持等 長。

[]()3.4GTX信號走線

GTX 走線需要考慮的問題比較多，對于有疑問的用戶可以聯系客 服接入技術支持。

[]()3.5********產品防護

對于產品設計，需要在各類接口加上防護電路。需按防護等級需 求進行設計。

[]()[]()第四章********核心板管腳與信號等長

[]()4.1********核心板管腳定義

KU 系列核心板管腳定義我們單獨提供了說明文檔。詳細的管腳 定義參見文件夾《璞致 KintexUltraScale 系列核心板之 KU040- KU060-KU095 管腳與等長》。

[]()4.2********信號等長

為方便用戶設計底板以及信號走高速，我們提供了 J1-J3 連接 器上的走線長度數據，方便用戶協同底板設計。詳細數據表格參見文 件夾《璞致 KintexUltraScale 系列核心板之 KU040-KU060-KU095 管 腳與等長》

?審核編輯 黃宇