?
第一章********核心板簡介

[]()1.1產品簡介

PZ-K7325T/PZ-K7410T 核心板采用 XILINX 公司 Kintex-7 系列的 XC7K325T-2FFG900I/XC7K410T-2FFG900I 作為主控制器，核心板采用 4 個 0.6mm 間距 120P 鍍金連接器與母板連接，核心板四個腳放置了 4 個 3.5mm 固定孔，此孔可以與底板通過螺絲緊固，確保了在強烈震 動的環境下穩定運行。

[]()1.2********產品規格

[]()1.3********產品外觀

如下圖標注了各個主要電子元器件在核心板的位置，方便用戶 查看識別。

?編輯

[]()1.4********產品尺寸

核心板尺寸為 83.8x64.8mm，核心板通過背面的 4 顆 0.6mm/120P 鍍金高速連接器與底板連接，合高 3mm。如下圖是核心板的尺寸標注。

?編輯

[]()[]()第二章********核心板使用說明

[]()2.1********核心板供電

核心板供電電壓是 5V，在核心板的四個角都留有電源輸入管腳，

電源管腳在模塊內部已做了連通，此設計是為了方便底板的電源接入， 設計時只需要連接一個角上的電源管腳，核心板即可工作。電源連接 需用銅皮連接且打足夠的過孔保證電源通流能力。核心板上的所有 GND 信號都需要連接到底板上，每個 GND 通過兩個過孔與底板連接以 確保通流能力。核心板的極限電流在 5V/3A，所以外部供電需要考慮 極限電流情況以保證核心板工作穩定。

給模組供電的電源輸出電壓需要穩定，在模組電源輸入加一級 DCDC 電源轉換，從高電壓轉到 5V，DCDC 電流輸出能力可以選 5A 左 右，如電源芯片 MP2482 可以參考。在模組電源輸入處需至少放置 2 顆 220uF/10V 電容保證電源質量。

?編輯

[]()2.2********核心板時鐘

核心板上放置了兩顆有源差分晶振，200M 時鐘為邏輯側提供差 分時鐘，125M 為 GTX 接口提供差分時鐘。如下圖，200M 差分時鐘接 入 BANK33 的 13P/13N 管腳，對應的管腳位置為AG10/AH10,125M 時鐘 做了 buf 轉換成兩路分別給到BANK116/117 的 N8/N7、J8/J7 位置。

IO_13P_MRCC_33(AG10)

CLK_200Mhz

IO_13N_MRCC_33(AH10)

MGT_116_CLK1_P(N8)

MGT_116_CLK1_N(N7) CLK_BUF

MGT_117_CLK1_P(J8)

MGT_117_CLK1_N(J7)

[]()2.3********核心板復位

核心板預留了一個復位按鍵，用于調試使用，此復位按鍵采用 RC 電路，復位并不充分，只作為調試使用，按鍵與 FPGA 的 BANK14 連接， 對應管腳為 IO_12P_MRCC_14(T26)。實際產品需要加復位電路，可以 在底板上采用專用復位芯片，如 MAX811，或者其他復位時間更長的芯 片。

?編輯

[]()2.4********核心板啟動方式

核心板支持兩種啟動模式，分別是 JTAG、QSPI Flash。默認為 QSPI Flash 啟動。

[]()2.5********網口連接

核心板上放置了一顆千兆以太網芯片,以太網芯片與 FPGA 芯片 之間通過 RGMII 接口互聯，連接對應管腳見下表，以太網對外連接只 需要一個帶變壓器的 RJ45 即可使用，芯片地址 PHY_AD[2:0]=001， 連接原理圖可參考下圖。

注意：產品電路需要在網口信號線和LED上加靜電防護，0.1uF電容選用耐壓2KV或者3KV。

?編輯

[]()2.6QSPIFLASH

板載 32MB 的 QSPI FLASH，型號為MX25L25645GM2I-08G，用于存 儲啟動文件。

[]()2.7板載LED

為方便調試，核心板上放置了五顆 LED，LED 的管腳位置如下表， 當管腳輸出高電平時 LED 點亮，低電平 LED 滅。

[]()2.8BANK接口電平選擇

核心板上對外的 BANK 分別為 BANK12/13/14/15/32/33/34,這些

?編輯

BANK 的 IO 均可獨立支持 1.8V/2.5V/3.3V 三種電平可調，BANK 默認 電平為 3.3V。如果需要更換電平，只需要更換對應位置電阻即可實現 調整,核心板上都有標注 BANK 電平調節電阻位置，如下圖所示。

?編輯

[]()2.9DDR3********管腳連接

PS 側配置了四顆工業級 DDR3L 芯片，單顆容量 512MB，四顆共計 容量為 2GB,型號為 MT41K256M16TW-107IT:P，DDR3L 管腳分配參見下 表。

[]()[]()第三章********底板設計注意事項

[]()3.1電源部分PCB********設計

電源輸入需要鋪銅皮連接，打足夠的過孔保證通電流能力，但電 源電壓較高，干擾較大，在保證通流的條件下不要讓這個銅皮更大， 以免干擾其他信號。地管腳需要連接到地平面上，且一個地管腳需要 打兩個過孔，保證通流和充分連接。

?編輯

[]()3.2********高速接口布局走線

1）千兆以太網：

與 RJ45 端連接的信號需要保持等長，RGMII 接口的 TX 部分與 RX 部分需要單獨保持等長。

2）HDMI 接口

HDMI 接口信號需要走差分，且差分之間需保持等長控制。

3. 其他高速接口

依據接口規范控制。

[]()3.3LVDS信號

模組的 BANK 電平可以在 1.8V/2.5V/3.3V 三種電平之間選擇，默 認為 3.3V 電平，如果需要工作在 LVDS 模式下，需要把接口電平調整 為 1.8V 或者2.5V。同時底板的 LVDS 信號走線需做差分/阻抗控制處 理，并且差分之間保持等長。

[]()3.4GTX信號走線

GTX 走線需要考慮的問題比較多，對于有疑問的用戶可以聯系客 服接入技術支持。

[]()3.5********產品防護

對于產品設計，需要在各類接口加上防護電路。需按防護等級需 求進行設計。

[]()[]()第四章********核心板管腳與信號等長

[]()4.1********核心板管腳定義

PZ-K7325T/PZ-K7410T 核心板管腳定義我們單獨提供了說明文 檔。詳細的管腳定義參見文件夾《PZ-K7325T-410T 核心板管腳與等 長》。

[]()4.2********信號等長

為方便用戶設計底板以及信號走高速，我們嚴格做個等長走線， 并且我們提供了J1-J4 連接器上的走線長度數據，方便用戶協同底板 設計。詳細數據表格參見文件夾《PZ-K7325T-410T 核心板管腳與等 長》。

?審核編輯 黃宇