CDCM7005-SP 是一款高性能、低相位噪聲和低偏斜時鐘同步器 同步 VCXO（壓控晶體振蕩器）或 VCO（壓控 振蕩器）頻率到兩個參考時鐘之一。可編程預分頻器 M 和 反饋分頻器 N 和 P 為參考時鐘的頻率比提供了高度的靈活性 VC（X）O 為 VC（X）O_IN / PRI_REF = （N × P） / M 或 VC（X）O_IN / SEC_REF = （N × P） / M。
*附件：cdcm7005-sp.pdf

VC（X）O_IN時鐘工作頻率高達 2 GHz。通過選擇外部VC（X）O和環(huán)路 濾波器組件，PLL環(huán)路帶寬和阻尼系數(shù)可調整以滿足不同系統(tǒng) 要求。

CDCM7005-SP 可以鎖定到兩個參考時鐘輸入（PRI_REF 和 SEC_REF）之一， 支持頻率保持模式和快速頻率鎖定，以實現(xiàn)故障安全和增強系統(tǒng) 冗余。CDCM7005-SP 的輸出是用戶可定義的，可以是高達 5個LVPECL輸出或多達10個LVCMOS輸出。LVCMOS輸出成對排列（Y0A：Y0B， Y1A：Y1B，Ω），以便每對具有相同的頻率。但每個輸出都可以單獨反轉 和禁用。內置同步鎖存器確保所有輸出同步為低電平 輸出偏差。

所有設備設置，如輸出信號、分頻器值、輸入選擇等 更多，可通過SPI（3線串行外設接口）進行編程。SPI 允許單獨控制 的設備設置。

該器件在3.3 V環(huán)境中工作，工作溫度為–55°C 至125°C（T 箱 ).

特性

• 高性能LVPECL和LVCMOS PLL
  時鐘同步器
• 兩個參考時鐘輸入（初級和
  次級時鐘），用于冗余支持
  ，可手動或自動選擇
• 接受高達 200 MHz 的
  LVCMOS 輸入頻率
• VCXO_IN時鐘與
  兩個參考時鐘之一同步
• VCXO_IN頻率高達 2 GHz （LVPECL）
• 輸出可以是LVPECL和
  LVCMOS的組合（最多5個差分LVPECL
  輸出或多達10個LVCMOS輸出）
• 輸出頻率可通過每個輸出
  的 x1、/2、/3、/4、
  /6、/8、/16 單獨選擇
• 低 PLL 環(huán)路
  帶寬的高效抖動清除
• 低相位噪聲 PLL 內核
• 可編程相位偏移（PRI_REF和
  SEC_REF輸出）
• 電荷泵電流范圍為200 μA至3 mA
• 模擬和數(shù)字 PLL 鎖定指示
• 為單
  端輸入信號 （VCXO_IN） 提供 VBB 偏置電壓輸出
• 頻率保持模式提高了故障安全
  作
• 上電控制強制LVPECL輸出在V時處于三態(tài) CC < 1.5 伏
• SPI可控器件設置
• 3.3V 電源
• 高性能 52 針陶瓷四方扁平
  包裝 （HFG）
• 耐輻射性：50 kRad （Si） TID
• QML-V 認證，SMD 5962-07230
• 軍用溫度范圍：–55°C 至 125°C T箱
• 提供工程評估 （/EM） 樣品^(1)^

參數(shù)

方框圖

?1. 產品概述?
CDCM7005-SP是德州儀器（TI）推出的3.3V高性能抗輻射（Rad-Tolerant）Class V時鐘同步器和抖動清除器，專為嚴苛環(huán)境設計（如航空航天、軍事應用），支持-55°C至125°C軍用溫度范圍，符合QML-V標準（SMD 5962-07230）。

?2. 核心特性?

• ?時鐘輸入?：支持雙參考時鐘（主/備輸入），頻率最高200 MHz（LVCMOS）或2 GHz（LVPECL），支持手動/自動切換冗余。
• ?輸出配置?：可配置為5對差分LVPECL或10路LVCMOS輸出，支持獨立分頻（/1至/16）、相位偏移（可編程±1750 ps）及90°/270°相移。
• ?PLL性能?：低相位噪聲PLL核心，支持頻率保持（Hold-Over）模式，提升系統(tǒng)容錯性；電荷泵電流可調（200 μA至3 mA）。
• ?抗輻射能力?：耐受50 kRad(Si)總電離劑量（TID）。

?3. 關鍵功能?

• ?抖動清除?：通過低帶寬PLL環(huán)路濾除參考時鐘抖動。
• ?SPI控制?：所有參數(shù)（分頻比、輸出模式等）可通過3線SPI接口編程。
• ?鎖相檢測?：提供數(shù)字/模擬鎖相指示（PLL_LOCK引腳），可配置檢測窗口（3.5 ns至18.5 ns）。

?4. 應用場景?

• 低抖動時鐘分配、SERDES鏈路、高速ADC/DAC時鐘同步。
• 典型用例：為插值DAC（如DAC5687）提供相位對齊的采樣時鐘，支持CPRI/OBSAI等通信標準。

?5. 封裝與電源?

• ?封裝?：52引腳陶瓷扁平封裝（CFP/HFG），尺寸13.97 mm × 13.97 mm。
• ?電源?：3.3 V主電源（VCC/AVCC），電荷泵獨立供電（VCC_CP：2.3 V至3.6 V）。

?6. 設計支持?

• 提供相位噪聲優(yōu)化工具（PLL-SIM），典型相位噪聲性能：
  • 10 kHz偏移：-153 dBc/Hz（LVCMOS輸出，61.44 MHz）。
• 布局建議：高頻信號最短路徑布線，差分對等長處理，接地層隔離。

?7. 文檔與資源?

• 包含詳細寄存器配置表（Word 0-3）、時序圖及典型應用電路（如被動環(huán)路濾波器設計）。
• 支持EVM評估模塊，可通過TI社區(qū)（E2E）獲取設計支持。

?備注?：工程評估樣品（/EM）僅限非合規(guī)性測試使用，不適用于輻射測試或飛行應用。