CDCE913-Q1 和 CDCEL913-Q1 器件是基于鎖相環 （PLL） 的模塊化可編程時鐘合成器。這些器件提供靈活的可編程選項，例如輸出時鐘、輸入信號和控制引腳，以便用戶可以根據自己的規格配置 CDCE913-Q1 和 CDCEL913-Q1。

CDCE913-Q1 和 CDCEL913-Q1 從單個輸入頻率生成多達三個輸出時鐘，以節省電路板空間和成本。此外，通過多個輸出，時鐘發生器可以用一個時鐘發生器替換多個晶體。這使得該器件非常適合 ADAS 中信息娛樂和攝像頭系統中的主機和遠程信息處理應用，因為這些平臺正在發展成為更小、更具成本效益的系統。
*附件：cdce913-q1.pdf

此外，每個輸出都可以通過集成的可配置 PLL 在系統內針對高達 230MHz 的任何時鐘頻率進行編程。PLL 還支持具有可編程下行和中心擴展的擴頻時鐘 （SSC）。這提供了更好的電磁干擾 （EMI） 性能，使客戶能夠通過 CISPR-25 等行業標準。

使用三個用戶定義的控制引腳訪問頻率編程和SSC的定制。這樣就無需使用額外的接口來控制時鐘。還可以根據用戶的需求定義特定的上電和斷電序列。

特性

• 符合汽車應用標準
• AEC-Q100 符合以下標準：
  • 設備溫度等級
    • 1 級 對于 CDCE913-Q1：–40°C 至 +125°C 環境工作溫度
    • 3 級 對于 CDCEL913-Q1：–40°C 至 +85°C 環境工作溫度
  • 設備 HBM ESD 分類等級 H2
  • 設備 CDM ESD 分類等級 C6
• 功能安全功能
  • 可用于幫助功能安全系統設計的文檔
• 系統內可編程性和EEPROM
  • 串行可編程易失性寄存器
  • 用于存儲客戶設置的非易失性EEPROM
• 靈活的輸入時鐘概念
  • 外部晶體：8MHz至32MHz
  • 片上VCXO：拉動范圍±150ppm
  • 單端LVCMOS，頻率高達160MHz
• 自由選擇高達 230MHz 的輸出頻率
• 低噪聲PLL內核
  • 集成 PLL 回路濾波器組件
  • 低周期抖動（典型值 50ps）
• 獨立的輸出電源引腳：
  • CDCE913-Q1：3.3V 和 2.5V
  • CDCEL913-Q1：1.8V
• 靈活的時鐘驅動器
  • 三個用戶可定義的控制輸入 [S0、S1、S2]，例如 SSC 選擇、頻率切換、輸出使能或斷電
  • 為視頻、音頻、USB、IEEE1394、RFID、藍牙、WLAN、以太網和 GPS 生成高精度時鐘
  • 生成與 TI-DaVinci?、OMAP? 和 DSP 一起使用的通用時鐘頻率
  • 可編程 SSC 調制
  • 支持 0-PPM 時鐘生成
• 1.8V器件電源
• 采用 TSSOP 封裝
• 用于輕松進行 PLL 設計和編程的開發和編程套件 （TI Pro-Clock?）

參數

方框圖

?1. 產品概述?

• ?型號?：CDCE913-Q1（2.5V/3.3V輸出）和CDCEL913-Q1（1.8V輸出），均為汽車級認證（AEC-Q100）的1-PLL VCXO時鐘合成器。
• ?特點?：
  • 支持-40°C至+125°C（CDCE913-Q1）或-40°C至+85°C（CDCEL913-Q1）工作溫度范圍。
  • 集成非易失性EEPROM，支持用戶配置存儲。
  • 輸入靈活性：8MHz至32MHz外部晶體或單端LVCMOS時鐘（最高160MHz）。
  • 輸出頻率：最高230MHz，支持3路獨立可編程輸出。
  • 低噪聲PLL核心，集成環路濾波器，典型周期抖動50ps。
  • 支持擴頻時鐘（SSC），降低EMI（中心/向下擴頻可調）。

?2. 關鍵功能?

• ?控制接口?：
  • 3個用戶可編程控制引腳（S0/S1/S2），支持頻率切換、輸出使能、SSC選擇等功能。
  • I2C串行接口（默認SDA/SCL引腳可配置為控制引腳）。
• ?PLL配置?：
  • 支持分數分頻（M/N分頻比），自動計算P/Q/R參數優化性能。
  • 內置VCXO，支持±150ppm頻率牽引（通過Vctr引腳控制）。
• ?輸出選項?：
  • 每路輸出可獨立配置為激活、高阻態、低電平或關閉。
  • 輸出電源獨立（CDCE913-Q1：2.5V/3.3V；CDCEL913-Q1：1.8V）。

?3. 應用場景?

• ?汽車電子?：儀表盤、信息娛樂系統（主機/導航）、ADAS（如攝像頭系統）。
• ?通用場景?：視頻/音頻設備、USB、藍牙、以太網、GPS等時鐘生成。

?4. 技術參數?

• ?電源?：VDD（1.8V主電源）、VDDOUT（輸出電源，依型號不同）。
• ?抖動性能?：典型周期抖動50ps，支持SSC調制（±0.25%至±2%）。
• ?封裝?：14引腳TSSOP（5mm×6.4mm）。

?5. 開發支持?

• ?工具?：TI Pro-Clock?軟件簡化PLL設計和編程。
• ?文檔?：提供VCXO配置指南、熱設計建議及布局示例（如晶體靠近器件、電源去耦等）。

?6. 默認配置?

• 出廠預設為27MHz晶體輸入直通輸出，PLL旁路模式，可通過I2C重新編程。

?7. 安全與認證?

• 功能安全能力文檔支持（ISO 26262相關設計）。
• ESD防護：HBM 2000V，CDM 1000V。

?附件內容范圍?：涵蓋器件特性、寄存器映射、電氣規格、應用電路及機械封裝信息。