LMK00804B是一個低偏斜、高性能的時鐘扇出緩沖器，可以向上分布 從兩個可選電平之一到四個LVCMOS/LVTTL輸出（3.3V、2.5V、1.8V或1.5V電平） 輸入，可以接受差分或單端輸入。時鐘使能輸入為 內部同步，以消除時鐘使能時輸出上的欠幅或毛刺脈沖 終端被斷言或取消斷言。當時鐘為時鐘時，輸出保持在邏輯低電平狀態 禁用。單獨的輸出使能端子控制輸出是處于活動狀態還是 高阻抗狀態。低附加抖動和相位本底噪聲，并保證輸出和 零件間偏斜特性使該LMK00804B非常適合要求高 性能和可重復性。
*附件：lmk00804b.pdf

特性

• 4個LVCMOS/LVTTL輸出，輸出阻抗為7 Ω
  • 附加抖動：0.04 ps RMS（典型值）@ 125 MHz
  • 本底噪聲：–166 dBc/Hz（典型值）@ 125 MHz
  • 輸出頻率：350 MHz（最大值）
  • 輸出偏斜：35 ps（最大值）
  • 零件間偏斜：700 ps（最大值）
• 兩個可選輸入
  • CLK、nCLK 對接受 LVPECL、LVDS、
    HCSL、SSTL、LVHSTL 或 LVCMOS/LVTTL
  • LVCMOS_CLK 接受 LVCMOS/LVTTL
• 同步時鐘使能
• 核心/輸出電源：
  • 3.3 伏/3.3 伏
  • 3.3 伏/2.5 伏
  • 3.3 伏/1.8 伏
  • 3.3 伏/1.5 伏
• 封裝：16引腳TSSOP
• 工業溫度范圍：–40oC 至 +85oC

參數

方框圖

?1. 核心特性?

• ?輸出配置?：4路LVCMOS/LVTTL輸出，阻抗7Ω，支持3.3V/2.5V/1.8V/1.5V電平。
  • ?關鍵性能?：
    • 附加抖動：0.04 ps RMS（典型值，125 MHz）
    • 噪聲基底：-166 dBc/Hz（典型值，125 MHz）
    • 最大輸出頻率：350 MHz
    • 輸出偏斜：35 ps（最大值）
    • 器件間偏斜：700 ps（最大值）
• ?輸入選擇?：
  • 雙路可選輸入（CLK/nCLK對支持LVPECL/LVDS/HCSL等差分信號，LVCMOS_CLK支持單端LVCMOS/LVTTL）。
• ?同步使能?：時鐘使能信號（CLK_EN）可消除輸出端的毛刺脈沖。
• ?電源配置?：支持多電壓組合（如3.3V核心/3.3V輸出、3.3V核心/1.5V輸出等）。
• ?封裝?：16引腳TSSOP，工業級溫度范圍（-40°C至+85°C）。

?2. 應用領域?

• 無線/有線基礎設施、網絡通信、服務器、醫療成像、高端音視頻設備及便攜測試儀器。

?3. 功能描述?

• ?低抖動設計?：優化相位噪聲和附加抖動，適合高精度時鐘分配。
• ?靈活輸入接口?：支持差分或單端輸入，內部同步邏輯確保輸出穩定性。
• ?電源管理?：獨立核心與輸出電源引腳，支持動態功耗控制。

?4. 關鍵參數?

• ?電氣特性?：
  • 傳播延遲：1.1~2.3 ns（取決于溫度與輸入類型）。
  • 上升/下降時間：≤700 ps（20%~80%閾值）。
• ?熱性能?：結至空氣熱阻116°C/W，需注意散熱設計。

?5. 設計建議?

• ?布局優化?：
  • 使用多層板與完整地平面，減少阻抗不連續。
  • 輸入終端電阻靠近引腳放置，避免過孔干擾。
• ?電源濾波?：推薦每電源引腳配置0.1 μF去耦電容，必要時串聯鐵氧體磁珠。
• ?未用引腳處理?：CLK_SEL/OE等可懸空（內部上拉），輸出端未使用時建議浮空。

?6. 典型應用電路?

• ?輸入配置?：提供LVPECL/LVDS/LVCMOS等接口的詳細匹配電路（如HCSL需33Ω終端電阻）。
• ?輸出配置?：43Ω串聯電阻靠近輸出引腳，匹配50Ω傳輸線。

?7. 文檔結構?

• 包含特性、引腳定義、電氣規格、熱參數、應用電路及布局示例（參考EVM設計）。

?注?：本文檔為德州儀器（TI）發布的LMK00804B數據手冊精簡版，完整信息需參考原文件。