LMK00804B-Q1：高性能時鐘扇出緩沖器與電平轉換器

在電子設計領域，時鐘信號的精確分配和轉換至關重要。今天要給大家介紹的是德州儀器（TI）的 LMK00804B-Q1，一款高性能的時鐘扇出緩沖器和電平轉換器，它在多個方面展現出了出色的性能。

文件下載：lmk00804b-q1.pdf

1. 產品特性亮點

1.1 高可靠性與寬溫范圍

LMK00804B-Q1 通過了 AEC-Q100 認證，器件溫度等級為 1，工作溫度范圍在 -40°C 至 +125°C (T_{A}) ，這使得它能夠在嚴苛的汽車環境中穩定工作。

1.2 多電壓輸出支持

具備四個 LVCMOS/LVTTL 輸出，支持 1.5 - 3.3V 的電壓電平。其在 40MHz 時典型的附加抖動僅為 0.1ps RMS，噪聲底為 -168dBc/Hz，最大輸出頻率可達 350MHz，輸出偏斜最大為 35ps，器件間偏斜最大為 550ps。這樣的性能表現，為高精度的時鐘分配提供了有力保障。

1.3 雙可選輸入

提供兩個可選輸入，CLK_P、CLK_N 對可接受 LVPECL、LVDS、HCSL、SSTL、LVHSTL 或 LVCMOS/LVTTL 信號；LVCMOS_CLK 則接受 LVCMOS/LVTTL 信號，增強了輸入信號的兼容性。

1.4 同步時鐘使能

擁有同步時鐘使能功能，內部同步時鐘使能輸入，可消除時鐘使能端斷言或去斷言時輸出端的短脈沖或毛刺脈沖。當禁用時鐘時，輸出保持邏輯低電平狀態。

1.5 多種電源配置

核心/輸出電源有多種配置可選，如 3.3V/3.3V、3.3V/2.5V、3.3V/1.8V、3.3V/1.5V，滿足不同的電源需求。

1.6 小巧封裝

采用 16 引腳 VQFN 封裝，節省了 PCB 空間。

2. 應用場景廣泛

LMK00804B-Q1 在高級駕駛輔助系統（ADAS）中有著重要的應用，包括前向遠程雷達、中/短程雷達以及超短程雷達。在這些應用中，它能夠將低抖動時鐘分配到四個收發器，提高級聯毫米波雷達系統的整體目標檢測和分辨率。

3. 詳細規格解讀

3.1 絕對最大額定值

在使用過程中，要注意器件的絕對最大額定值，如電源輸入電壓 (V{DD}) 、電源輸出電壓 (V{DDO}) 、輸入電壓 (V_{I}) 等，超出這些范圍可能會對器件造成永久性損壞。

3.2 ESD 評級

人體模型（HBM）的 ESD 等級為 2，靜電放電電壓為 ±2000V；帶電設備模型（CDM）的 ESD 等級為 C5，靜電放電電壓為 ±750V。在操作過程中，要采取適當的防靜電措施，防止 ESD 對器件造成損害。

3.3 推薦工作條件

推薦的電源輸入電壓 (V{DD}) 為 3.135 - 3.465V，電源輸出電壓 (V{DDO}) 有多種范圍可選，環境溫度 (T{A}) 在 -40°C 至 125°C 之間，最大輸出頻率 (f{OUT}) 為 350MHz。

3.4 熱信息

了解器件的熱性能參數，如結到環境的熱阻 (R{theta JA}) 、結到外殼（頂部）的熱阻 (R{theta JC(top)}) 等，有助于進行合理的散熱設計，保證器件在正常溫度范圍內工作。

3.5 電源特性

在推薦的工作電源和溫度范圍內，通過 (V{DD}) 的電源電流 (I{DD}) 典型值為 21mA，通過 (V{DDO}) 的電源電流 (I{DDO}) 典型值為 5mA。

3.6 電氣特性

包括 LVCMOS/LVTTL 直流電氣特性和差分輸入直流電氣特性，這些特性規定了輸入輸出電壓、電流等參數的范圍，是進行電路設計的重要依據。

3.7 開關特性

如傳播延遲、輸出偏斜、上升/下降時間、附加抖動、相位噪聲底等，這些特性影響著時鐘信號的質量和傳輸性能。

4. 設計與應用建議

4.1 電源供應

雖然沒有嚴格的電源供應排序要求，但通常建議先對電源輸入電壓 (V) 進行排序，再對電源輸出電壓 (V_{DDO}) 進行排序。同時，要注意電源濾波，使用旁路電容器消除電源中的低頻噪聲，插入鐵氧體磁珠隔離高頻開關噪聲。

4.2 布局設計

• 接地平面：使用實心接地平面，為器件和旁路電容器、時鐘源和目標設備之間提供低阻抗返回路徑。通過五個過孔將芯片的裸片附著焊盤（DAP）連接到實心 GND 平面，避免其他系統電路的返回路徑穿過器件的局部接地，以減少噪聲耦合。
• 電源引腳：遵循電源供應原理圖和布局示例進行設計。
• 輸入輸出端接：將輸入端接或偏置電阻盡可能靠近 CLK_P/CLK_N 引腳和 LVCMOS_CLK 引腳放置，在 50Ω 輸入輸出跡線中避免或最小化過孔，以減少阻抗不連續性。在時鐘輸出 Q[3:0] 處使用 43Ω 串聯電阻匹配驅動器阻抗和跡線阻抗。

4.3 未使用引腳處理

對于未使用的輸入和輸出引腳，要根據其內部連接和特性進行正確處理。例如，CLK_EN 必須在提供有效參考時鐘之前保持低電平；CLK_P/CLK_N 輸入在使用單端輸入時要注意內部上拉和下拉電阻的影響；LVCMOS_CLK 輸入內部下拉電阻確保其在懸空時為低電平；未使用的輸出可以懸空。

4.4 輸入信號要求

為了充分發揮 LMK00804B-Q1 的優勢，輸入信號的擺率最好達到 3V/ns 或更高。差分信號輸入通常比單端信號更優，因為它能提供更高的擺率和共模抑制能力。

5. 總結

LMK00804B-Q1 憑借其豐富的特性、廣泛的應用場景和良好的性能表現，成為了時鐘分配和電平轉換領域的一款優秀產品。在實際設計過程中，我們需要充分了解其規格參數和設計建議，結合具體的應用需求，進行合理的電路設計和布局，以確保系統的穩定性和可靠性。大家在使用過程中遇到過哪些問題呢？歡迎在評論區分享交流。