国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence推出Tensilica NeuroEdge 130 AI協(xié)處理器

Cadence楷登 ? 來(lái)源:Cadence楷登 ? 2025-05-17 09:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

新型處理器樹(shù)立性能效率新標(biāo)桿,面積縮減 30%,功耗降低 20%

楷登電子(美國(guó) Cadence 公司,Nasdaq:CDNS)近日宣布推出 CadenceTensilicaNeuroEdge 130 AI 協(xié)處理器(AICP)。這是一款新型處理器,專(zhuān)為補(bǔ)充現(xiàn)有神經(jīng)處理單元(NPU)而設(shè)計(jì),可在先進(jìn)的汽車(chē)、消費(fèi)電子、工業(yè)和移動(dòng)系統(tǒng)級(jí)芯片上實(shí)現(xiàn)最新代理式和物理 AI 網(wǎng)絡(luò)的端到端執(zhí)行。NeuroEdge 130 AICP 基于廣受歡迎的 Tensilica Vision DSP 系列的成熟架構(gòu),能夠在不影響性能的情況下,將面積縮減超過(guò) 30%,并將動(dòng)態(tài)功耗和能耗降低超過(guò) 20%。此外,該處理器還利用相同的軟件、AI 編譯器、庫(kù)和框架,加快產(chǎn)品上市進(jìn)程。目前已有多家客戶表達(dá)強(qiáng)烈興趣,相關(guān)合作正在積極洽談中。

“隨著 AI 處理在自動(dòng)駕駛汽車(chē)、機(jī)器人無(wú)人機(jī)工業(yè)自動(dòng)化和醫(yī)療保健等物理 AI 應(yīng)用中的迅速普及,NPUs 正發(fā)揮著日益關(guān)鍵的作用。”Cambrian AI Research 創(chuàng)始人兼首席分析師 Karl Freund說(shuō)道。“目前,NPUs 負(fù)責(zé)處理大部分計(jì)算密集型 AI/ML 工作負(fù)載,但大量非 MAC 層包括預(yù)處理和后處理任務(wù),這些任務(wù)更適合卸載到專(zhuān)用處理器。然而,現(xiàn)有的 CPUGPU 和 DSP 解決方案都存在一定的權(quán)衡取舍,業(yè)界需要一種高性能、低功耗的解決方案,且這個(gè)解決方案需針對(duì)協(xié)同處理進(jìn)行優(yōu)化,能夠滿足快速發(fā)展的 AI 處理需求。”

Tensilica NeuroEdge 130 AICP 采用可擴(kuò)展設(shè)計(jì),可與自研 NPUs、Cadence NeoNPUs 和第三方 NPU IP 無(wú)縫兼容,在執(zhí)行卸載任務(wù)時(shí)不僅具備更高的性能,且相較于前代 DSP 產(chǎn)品,效率也有顯著提升。NeuroEdge 130 AICP 將 Tensilica DSPs 原有的功耗、性能和面積(PPA)優(yōu)勢(shì)提升至全新水平,在 AI 整個(gè)網(wǎng)絡(luò)推理和運(yùn)行 AI 部分過(guò)程中的表現(xiàn)來(lái)看,其面積縮減超過(guò) 30%,動(dòng)態(tài)功耗和能耗降低超過(guò) 20%,同時(shí)保持與 Tensilica Vision DSPs 相當(dāng)?shù)男阅堋F渌麅?yōu)勢(shì)包括:

●基于 VLIW 的 SIMD 架構(gòu)具有可配置選項(xiàng),可實(shí)現(xiàn)高性能和低功耗。

●作為控制處理器向 NPU 發(fā)出指令和命令。

●優(yōu)化的 ISA 和指令可運(yùn)行非 NPU 優(yōu)化任務(wù),如 ReLU、sigmoid、tanh 等。

●為 AI 子系統(tǒng)提供可編程性、靈活性和未來(lái)適應(yīng)性,能夠端到端執(zhí)行當(dāng)前未知以及未來(lái)的 AI 工作負(fù)載。

“Cadence 已利用 Tensilica DSPs 驗(yàn)證了 AI 協(xié)處理器的場(chǎng)景。隨著 AI 工作負(fù)載的演變及其對(duì)領(lǐng)域依賴性的降低,我們的 AI SoC 和系統(tǒng)客戶一直在尋求一種小巧高效、以 AI 為中心的協(xié)處理器,旨在提升 PPA,并具備面向未來(lái)的適應(yīng)性。”Cadence 高級(jí)副總裁兼芯片解決方案事業(yè)部總經(jīng)理 Boyd Phelps說(shuō)道。“我們延續(xù)在 IP 創(chuàng)新方面的記錄,專(zhuān)門(mén)打造了一款新型處理器。Tensilica NeuroEdge 130 AICP 作為 NPU 的配套產(chǎn)品,以卓越性能效率滿足客戶多樣化的 AI 應(yīng)用需求。”

“AI 和計(jì)算機(jī)視覺(jué)在日益廣泛的嵌入式應(yīng)用中發(fā)揮著重要作用。”Edge AI and Vision Alliance 創(chuàng)始人 Jeff Bier談及到。“但 AI 模型及其相關(guān)的預(yù)處理和后處理步驟正在迅速演進(jìn);例如,如今許多開(kāi)發(fā)者正轉(zhuǎn)向基于 transformer 的多模態(tài)模型和基于 LLM 的 AI 代理。我們高度認(rèn)可 Cadence 在靈活高效處理器方面的持續(xù)創(chuàng)新,因?yàn)檫@是實(shí)現(xiàn)邊緣 AI 和視覺(jué)廣泛部署的關(guān)鍵。”

Tensilica NeuroEdge 130 AICP 由 Cadence NeuroWeaveSoftware Development Kit(SDK)支持,該工具包適用于 Cadence 的所有 AI IP。NeuroWeave SDK 利用了 Tensor Virtual Machine(TVM)堆棧,便于架構(gòu)師對(duì)其自己的 AI 模型進(jìn)行調(diào)整,優(yōu)化并部署到 Cadence 的 AI IP 上。Tensilica NeuroEdge 130 AICP 還配備了輕量級(jí)的獨(dú)立 AI 庫(kù),用戶能夠直接在新處理器上對(duì) AI 的一個(gè)層進(jìn)行編程 ,有效規(guī)避某些編譯器框架可能產(chǎn)生的潛在開(kāi)銷(xiāo)。

客戶和合作伙伴評(píng)價(jià)

“作為面向汽車(chē)市場(chǎng)的 SoC 解決方案領(lǐng)導(dǎo)者,indie 致力于通過(guò) SoC 架構(gòu)創(chuàng)新,實(shí)現(xiàn)高性能、小尺寸和低功耗。為此,我們將處理單元集成至 SoC 中,以實(shí)現(xiàn)特定計(jì)算功能,確保我們的解決方案能夠滿足 ADAS 系統(tǒng)在計(jì)算機(jī)視覺(jué)、雷達(dá)和傳感器融合方面的需求。indie 已在多款量產(chǎn) ADAS SoC 中成功部署 Tensilica DSPs。我們很高興地看到 Cadence 在其 IP 產(chǎn)品組合中新增 NeuroEdge AICP 及配套工具、軟件庫(kù)和生態(tài)系統(tǒng),可滿足不斷演進(jìn)的 AI 驅(qū)動(dòng)汽車(chē)應(yīng)用需求。”——Hervé Brelayindie 軟件工程副總裁

“MulticoreWare 與 Cadence 建立了長(zhǎng)期合作伙伴關(guān)系,因此我們能夠支持 OEM 和一級(jí)合作伙伴在汽車(chē)和其他邊緣環(huán)境中部署 AI 工作負(fù)載。通過(guò)這些合作,我們意識(shí)到 NPUs 作為完整、獨(dú)立的 AI 部署解決方案仍存有不足。憑借 Cadence 在 DSP 技術(shù)領(lǐng)域的領(lǐng)先優(yōu)勢(shì),全新 NeuroEdge AICP 硬件和 SDK 恰到好處地彌補(bǔ)了這一空白。圍繞 NeuroEdge AICP 構(gòu)建的 AI SoC 模塊不僅為當(dāng)前主流模型提供卓越性能,還具備出色的靈活性,能夠從容應(yīng)對(duì)未來(lái) AI 創(chuàng)新發(fā)展。”——John Stratton 博士MulticoreWare 首席技術(shù)官

“Neuchips 正在引領(lǐng)針對(duì)數(shù)據(jù)中心和服務(wù)器群的邊緣 SoC 設(shè)計(jì),從而滿足大語(yǔ)言模型和 transformer 網(wǎng)絡(luò)的巨大計(jì)算需求。由于 SoC AI 子系統(tǒng)經(jīng)常面臨支持前處理和后處理階段的挑戰(zhàn),因此我們很高興能看到 NeuroEdge AICP 被設(shè)計(jì)用于處理這些任務(wù)。Cadence 提供成熟的 Tensilica 工具鏈和軟件基礎(chǔ)設(shè)施,有助于將這種新 IP 輕松集成到復(fù)雜的 SoC 設(shè)計(jì)中。”——Ken LauNeuchips 首席執(zhí)行官

可用性

Tensilica NeuroEdge 130 AICP 現(xiàn)已全面上市,該協(xié)處理器符合 ISO 26262 標(biāo)準(zhǔn),適用于汽車(chē)市場(chǎng)。如需了解更多信息,請(qǐng)點(diǎn)擊“閱讀原文”訪問(wèn) Cadence Tensilica NeuroEdge 130 AICP 頁(yè)面。

關(guān)于 Cadence

Cadence 是 AI 和數(shù)字孿生領(lǐng)域的市場(chǎng)領(lǐng)導(dǎo)者,率先使用計(jì)算軟件加速?gòu)墓杵较到y(tǒng)的工程設(shè)計(jì)創(chuàng)新。我們的設(shè)計(jì)解決方案基于 Cadence 的 Intelligent System Design戰(zhàn)略,可幫助全球領(lǐng)先的半導(dǎo)體和系統(tǒng)公司構(gòu)建下一代產(chǎn)品(從芯片到全機(jī)電系統(tǒng)),服務(wù)超大規(guī)模計(jì)算、移動(dòng)通信、汽車(chē)、航空航天、工業(yè)、生命科學(xué)和機(jī)器人等領(lǐng)域。2024 年,Cadence 榮登《華爾街日?qǐng)?bào)》評(píng)選的“全球最佳管理成效公司 100 強(qiáng)”榜單。Cadence 解決方案提供無(wú)限機(jī)會(huì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Cadence
    +關(guān)注

    關(guān)注

    68

    文章

    1011

    瀏覽量

    146907
  • AI
    AI
    +關(guān)注

    關(guān)注

    91

    文章

    39756

    瀏覽量

    301366
  • 協(xié)處理器
    +關(guān)注

    關(guān)注

    0

    文章

    85

    瀏覽量

    18843

原文標(biāo)題:Cadence 利用 Tensilica NeuroEdge 130 AI 協(xié)處理器為物理式 AI 應(yīng)用加速

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    瑞芯微SOC智能視覺(jué)AI處理器

    需要連接多種外設(shè)的產(chǎn)品。顯示: 支持雙屏異顯,最高4K@60fps輸出。 RK1126B: 一款集成自研NPU的智能視覺(jué)AI處理器,專(zhuān)注于視頻輸入端的AI分析與處理。CPU: 雙核A5
    發(fā)表于 12-19 13:44

    請(qǐng)問(wèn)E203怎么擴(kuò)展協(xié)處理器

    我看說(shuō)E203支持自定義擴(kuò)展,有EAI接口,可是為什么我只在LSU中找到了跟讀取存儲(chǔ)有關(guān)的EAI接口呢,別的比如eai_req_instr沒(méi)有找到,請(qǐng)問(wèn)誰(shuí)知道在哪嗎,或者說(shuō)如果要加可擴(kuò)展協(xié)處理器的話,這些接口要自己加嗎?
    發(fā)表于 11-10 07:41

    NICE協(xié)處理器接口信號(hào)解讀--以demo為例

    的復(fù)位信號(hào)。 nice_active表示nice協(xié)處理器是否正在工作,但該信號(hào)在上層文件中未例化,如下圖所示。 nice_mem_holdup信號(hào)在e203_lsu_ctrl.v文件中用于覆蓋cpu
    發(fā)表于 10-31 08:01

    利用Verdi調(diào)試協(xié)處理器的實(shí)現(xiàn)步驟

    本次給大家介紹的是利用Verdi調(diào)試協(xié)處理器的實(shí)現(xiàn)步驟。 有時(shí)為了觀察協(xié)處理器運(yùn)行情況,需要查看協(xié)處理器
    發(fā)表于 10-30 08:26

    MD5信息摘要算法實(shí)現(xiàn)二(基于蜂鳥(niǎo)E203協(xié)處理器

    本設(shè)計(jì)首先根據(jù)MD5協(xié)處理器的功能設(shè)計(jì)MD5算法IP核,軟件部分使用串口程序助手進(jìn)行64位加解密結(jié)果的輸出,E203內(nèi)核根據(jù)地址取出對(duì)應(yīng)的數(shù)據(jù),使用相關(guān)的指令進(jìn)行傳輸顯示。通過(guò)NICE接口將MD5協(xié)
    發(fā)表于 10-30 07:54

    基于E203 RISC-V的音頻信號(hào)處理系統(tǒng) -協(xié)處理器的乘累加過(guò)程

    協(xié)處理器簡(jiǎn)介 RISC-V具有很高的可擴(kuò)展性,既預(yù)留出了指令編碼空間,也提供了預(yù)定義的Custom指令;RISC-V的標(biāo)準(zhǔn)指令集僅使用了少部分指令編碼空間,更多的指令編碼空間被預(yù)留給用戶進(jìn)行擴(kuò)展
    發(fā)表于 10-28 06:18

    蜂鳥(niǎo)E203協(xié)處理器EAI指令及接口

    ,各種不同的組合代表了不同的指令類(lèi)型,我們用到了預(yù)定義的custom-3指令擴(kuò)展協(xié)處理器指令,因此指令的opcode為7’b1111011。 由于蜂鳥(niǎo)E203處理器核基于Custom指令進(jìn)行
    發(fā)表于 10-24 07:23

    NICE協(xié)處理器demo分析及測(cè)試

    實(shí)現(xiàn)思路: 1.硬件設(shè)計(jì),編寫(xiě)相應(yīng)的verilog文件,需要注意的是NICE協(xié)處理器定義了一些基本的接口; 2.編寫(xiě)驅(qū)動(dòng),通過(guò)內(nèi)聯(lián)匯編的偽指令.insn配置相關(guān)的驅(qū)動(dòng)設(shè)置; 3.編寫(xiě)用于測(cè)試
    發(fā)表于 10-23 07:05

    基于E203 NICE協(xié)處理器擴(kuò)展指令

    1、實(shí)現(xiàn)功能 基于官方提供的demo nice的硬件代碼,設(shè)計(jì)一個(gè)基于e203 nice協(xié)處理的加法器。 2NICE協(xié)處理器理論學(xué)習(xí) nice協(xié)
    發(fā)表于 10-21 14:35

    基于E203 NICE協(xié)處理器擴(kuò)展指令2.0

    實(shí)現(xiàn)功能:基于官方提供的demo nice的硬件代碼,設(shè)計(jì)一個(gè)基于e203 nice協(xié)處理的加法器。 NICE協(xié)處理器理論學(xué)習(xí) nice協(xié)
    發(fā)表于 10-21 10:39

    揭秘瑞芯微算力協(xié)處理器,RK3576/RK3588強(qiáng)大算力搭檔

    瑞芯微算力協(xié)處理器-Gongga1(簡(jiǎn)稱“貢嘎”),是瑞芯微針對(duì)旗艦芯片平臺(tái)RK3576/RK3588等SoC平臺(tái)配套的算力處理器。憑借其先進(jìn)的封裝技術(shù)、高性能低功耗、超低延遲響應(yīng)和多模態(tài)能力,為端
    的頭像 發(fā)表于 07-17 10:00 ?1289次閱讀
    揭秘瑞芯微算力<b class='flag-5'>協(xié)</b><b class='flag-5'>處理器</b>,RK3576/RK3588強(qiáng)大算力搭檔

    Cadence推出Cerebrus AI Studio

    為了滿足高復(fù)雜度半導(dǎo)體芯片設(shè)計(jì)中面臨的時(shí)間節(jié)點(diǎn)緊迫、設(shè)計(jì)目標(biāo)極具挑戰(zhàn)性以及設(shè)計(jì)專(zhuān)家短缺等諸多挑戰(zhàn),Cadence 推出 Cadence Cerebrus AI Studio。這是業(yè)界首
    的頭像 發(fā)表于 07-07 16:12 ?1335次閱讀

    請(qǐng)問(wèn)NICE協(xié)處理器與傳統(tǒng)ocb外設(shè)相比的優(yōu)勢(shì)有什么?

    使用擴(kuò)展指令調(diào)用NICE協(xié)處理器完成預(yù)定操作,給出的優(yōu)勢(shì)通常為代替CPU處理數(shù)據(jù),但其實(shí)使用片上總線掛一個(gè)外設(shè),然后驅(qū)動(dòng)外設(shè)完成操作也可以實(shí)現(xiàn)相同的功能,所以想問(wèn)一下協(xié)
    發(fā)表于 05-29 08:21

    NICE協(xié)處理器與傳統(tǒng)ocb外設(shè)相比的優(yōu)勢(shì)有什么?

    使用擴(kuò)展指令調(diào)用NICE協(xié)處理器完成預(yù)定操作,給出的優(yōu)勢(shì)通常為代替CPU處理數(shù)據(jù),但其實(shí)使用片上總線掛一個(gè)外設(shè),然后驅(qū)動(dòng)外設(shè)完成操作也可以實(shí)現(xiàn)相同的功能,所以想問(wèn)一下協(xié)
    發(fā)表于 05-28 08:31

    Cadence推出Conformal AI Studio

    隨著 SoC 設(shè)計(jì)日益復(fù)雜,形式等效性檢查面臨更大挑戰(zhàn)。為此,Cadence 推出了 Conformal AI Studio —— 一套全新的邏輯等效性檢查(LEC)、自動(dòng)化 ECO(Conformal ECO)和低功耗靜態(tài)簽核
    的頭像 發(fā)表于 03-21 13:50 ?1365次閱讀