本文由半導體產業縱橫（ID：ICVIEWS）綜合

AI的激增推動了對先進半導體芯片的需求，推動了芯片設計和制造的界限。AI 的快速發展迎來了半導體比以往任何時候都更加重要的時代。從訓練到部署，每個 AI 模型和應用程序的背后都隱藏著一個復雜的半導體網絡，這些網絡使處理大量數據所需的處理能力成為可能。AI 的激增推動了對先進半導體芯片的需求，推動了芯片設計和制造的界限。為了滿足這些需求，半導體行業越來越多地轉向 3D 異構集成等創新解決方案。

打破馮·諾依曼瓶頸

傳統上，半導體行業遵循摩爾定律，該定律預測微芯片上的晶體管數量大約每兩年翻一番。幾十年來，這種對提高計算能力的不懈追求推動了晶體管的小型化。

然而，隨著我們接近縮小晶體管的物理極限，該行業面臨著新的挑戰，尤其是在優化芯片架構以管理生成式 AI 不斷增長的數據需求方面?，F代芯片設計中最重要的挑戰之一是“內存墻”或“馮·諾依曼瓶頸”，即數據在芯片內的內存和邏輯單元之間傳輸的速度受到限制。隨著 AI 模型復雜性的增加和數據集的擴展，這種瓶頸變得更加明顯，導致數據移動效率低下，從而阻礙整體性能。

為了克服這一瓶頸，半導體行業采用了 3D 異構集成，該技術涉及垂直堆疊內存和邏輯單元，而不是并排放置。這種垂直集成縮短了數據路徑，提高了能源效率，并允許更高的互連密度——這是實現 AI 應用所需的高帶寬的關鍵因素。通過采用這種方法，該行業可以繞過一些傳統上限制芯片性能的物理限制。

摩爾定律規范著該行業

如圖 1 所示，上述趨勢不僅可以從經驗上觀察到，還可以從數量上反映出來。

圖 1：摩爾定律支配著整個行業。紫色：增加互聯密度以保持帶寬。藍色：晶體管數量增加，以提高邏輯能力。（數據和預測來自臺積電）

每個處理器的晶體管數量每 2.3 年翻一番，符合經典的摩爾定律。有趣的是，另一個幾乎以相同速度增長的指標：互連密度。摩爾定律可以追溯到 20 世紀 70 年代，而后者則是芯片帶寬需求不斷增長所帶來的最新趨勢——這也是人工智能面臨的最嚴峻挑戰之一。

盡管兩者是不同的衡量標準，但當芯片性能進一步提高時，兩者不可避免地會相互聯系。要想取得成功，必須在這兩個階段（即前端和后端，因為尖端技術的進步依賴于其中任何一個階段）都有所作為。

隨著芯片向 3D 架構發展，這些互連線的密度變得與晶體管數量同等重要。更高的互連密度可以加快數據傳輸，這對人工智能加速器和系統級封裝（SiP）解決方案至關重要。然而，要在不影響能效的前提下增加互連數量，就必須采用先進的材料和精密制造技術——在這些領域，計量學發揮著舉足輕重的作用。

在晶圓廠內，一個晶圓需要經過數月的數百個步驟才能轉化為高端芯片，而每個步驟都需要原子級的制造精度。瑕疵并非不存在。因此，良品率是衡量晶圓缺陷數量和程度的重要標準。高端芯片幾乎不能容忍任何缺陷，而同樣結構的芯片，如果缺陷率增加，則可能用于較低等級的應用。

顯然，制造商的目標是最大限度地提高產量，因為在最終質量檢查（也稱為計量）確定芯片能力之前，運營成本已經累積。

計量在人工智能芯片制造中的關鍵作用

隨著半導體芯片變得越來越復雜，計量學的作用也變得越來越關鍵。計量學涉及芯片特征的精確測量和檢測，對于確保先進半導體器件的質量和功能至關重要。在三維異質集成的背景下尤其如此，傳統的二維測量技術已不再足夠。

新的計量工具旨在以納米級精度高速測量復雜的三維結構。這些工具對于檢測缺陷、監控關鍵尺寸和驗證半導體器件所用材料的完整性至關重要。例如，在生產人工智能應用不可或缺的 HBM 單元時，多個 DRAM 單元的垂直整合需要原子級的精度。必須在每個芯片上鉆出通道，以最高精度連接各層，因此計量是制造過程中的關鍵步驟。

人工智能創新的關鍵技術集成

半導體公司正在不斷發展計量和檢測儀器技術，這些技術對于確保半導體芯片的質量和產量至關重要，尤其是在三維異質集成等先進工藝中。

鑒于行業正向更復雜的芯片架構轉變，計量工具顯得尤為重要。隨著芯片的垂直集成度越來越高，計量工具的精度和速度對于識別和糾正缺陷變得越來越重要，否則可能會影響整個芯片的性能。

人工智能芯片制造的未來

隨著對人工智能和其他先進計算技術的需求不斷增長，對能夠提供更高性能、更高效率和前所未有的集成度的半導體芯片的需求也在不斷增長。三維異構集成與先進計量技術的結合為滿足這些需求提供了一條途徑，使芯片的生產速度更快、體積更小、能效更高。

在這方面，Unity-SC 的三維光學計量解決方案在互連檢測和大批量制造計量方面的專業知識，從而支持以高速大批量提高產量。

隨著芯片架構變得越來越復雜，功能越來越小，互連越來越錯綜復雜，精確的測量和檢測對于確保質量和功能至關重要。這些能力對于保持高產量和實現人工智能、AR/VR 等先進技術的性能要求至關重要。