一季度產能將達17000片晶圓/月。

據業內消息人士稱，盡管最近市場傳言英偉達已縮減2024年與臺積電代工廠的訂單，但臺積電仍在繼續擴大其CoWoS封裝產能。

最近市場傳言表明，英偉達在中國大陸的收入已經崩潰，其他市場無法填補中國大陸巨大的需求缺口。此外，接替H100的下一代GPU HGX H200將于第二季度上市，第三季度銷量將有所增加。客戶對現有H100和新H200芯片的訂單正在調整，帶來不確定性。

據傳言，由于這些不確定性，英偉達首次削減了臺積電預期的4nm工藝和CoWoS產能訂單。

晶圓廠設備制造商稱，臺積電的可用CoWoS產能仍不足以滿足需求。消息人士稱，盡管臺積電努力加快設備改造，但到2023年底，CoWoS的月產能僅為15000片晶圓。

消息人士指出，臺積電正在修改InFO（集成扇出型）的部分設備，以支持CoWoS生產，該設備仍處理大部分先進封裝出貨。CoWoS封裝的月產能預計將在2024年第一季度達到17000片晶圓。

消息人士稱，臺積電還為CoWoS生產分配更多晶圓廠產能，這將導致2024年CoWoS封裝的月產能逐季增加，最終達到26000-28000片晶圓。

CoWoS封裝產能限制AI芯片出貨量

英偉達AI GPU的短缺是由于臺積電CoWoS封裝的產能不足。

臺積電應眾多客戶要求，于2023年第二季度開始緊急配置產能，新CoWoS設備的交付時間超過6個月，部分設備從接到訂單到生產安裝需要長達10個月的時間。盡管如此，廣達電腦、緯創資通、超微（Supermicro）、技嘉、華碩等公司聲稱有訂單但無法履行，這表明CoWoS供應缺口仍然存在。

據業內人士透露，臺積電大約一半的CoWoS封裝可用產能仍專門用于滿足英偉達AI GPU的需求，這表明英偉達對即將于今年晚些時候發布的H200和B100 GPU充滿信心。3nm B100系列預計2024年底出貨。

英偉達計劃在2024年第二季度發布規格較低的定制AI芯片，而高端H100 GPU仍然在全球范圍內需求旺盛且缺貨。

臺積電已承諾在2024年大幅增加CoWoS封裝產能。消息人士稱，除了英偉達之外，隨著微軟和其他客戶采用MI300 AI GPU系列，AMD也增加了對臺積電CoWoS封裝的需求。另外，博通也是預付CoWoS產能費用的客戶。

臺積電在舉辦的 IEEE 國際電子器件會議（IEDM）的小組研討會上透露，其 1.4nm 級工藝制程研發已經全面展開。根據 SemiAnalysis 的 Dylan Patel 給出的幻燈片，臺積電的 1.4nm 制程節點正式名稱為 A14。

目前臺積電尚未透露 A14 的量產時間和具體參數，但考慮到 N2 節點計劃于 2025 年底量產，N2P 節點則定于 2026 年底量產，因此 A14 節點預計將在 2027-2028 年問世。

在技術方面，A14 節點不太可能采用垂直堆疊互補場效應晶體管（CFET）技術，不過臺積電仍在探索這項技術。因此，A14 可能將像 N2 節點一樣，依賴于臺積電第二代或第三代環繞柵極場效應晶體管（GAAFET）技術。

半導體業內人士認為，臺積電目前已經感受到三星和英特爾的壓力，而且創始人張忠謀已經將主要擔憂從三星轉移到英特爾方面。

英特爾近日發布報告，在 PowerVia 背面供電技術、玻璃基板和用于先進封裝的 Foveros Direct 方面均取得較大成功。

根據 TrendForce 集邦咨詢 3Q23 全球晶圓代工營收 TOP10 排名，英特爾晶圓代工業務首次進入全球 TOP10，以業界最快的季度增長位列第九。

2011年，臺積電技術專家余振華帶來了第一個產品——CoWoS。

CoWoS（Chip On Wafer On Substrate）是一種2.5D的整合生產技術，由CoW和oS組合而來：先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板（Substrate）連接，整合成CoWoS。據悉，這是蔣尚義在2006年提出的構想。

CoWoS的核心是將不同的芯片堆疊在同一片硅中介層實現多顆芯片互聯。在硅中介層中，臺積電使用微凸塊（μBmps）、硅穿孔（TSV）等技術，代替傳統引線鍵合用于裸片間連接，大大提高了互聯密度以及數據傳輸帶寬。

CoWoS技術實現了提高系統性能、降低功耗、縮小封裝尺寸的目標，從而也使臺積電在后續的封裝技術保持領先。

這也是目前火熱的HBM內存、Chiplet等主要的封裝技術。

據悉，繼英偉達10月確定擴大下單后，蘋果、AMD、博通、Marvell等重量級客戶近期也對臺積電追加CoWoS訂單。臺積電為應對上述五大客戶需求，加快CoWoS先進封裝產能擴充腳步，明年月產能將比原訂倍增目標再增加約20%，達3.5萬片——換言之，臺積電明年CoWoS月產能將同比增長120%。

同時，臺積電根據不同的互連方式，把“CoWoS”封裝技術分為三種類型：

CoWoS-S：它使用Si中介層，該類型是2011年開發的第一個“CoWoS”技術，為高性能SoC和HBM提供先進的封裝技術；

CoWoS-R：它使用重新布線層（RDL）進行布線，更強調Chiplet間的互連。能夠降低成本，不過劣勢是犧牲了I/O密度；

CoWoS-L：它使用小芯片（Chiplet）和LSI（本地硅互連）進行互連，結合了CoWoS-S和InFO技術的優點，具有靈活集成性。

多年來，CoWoS一直在追求不斷增加硅中介層尺寸，以支持封裝中的處理器和HBM堆棧。臺積電通過長期的技術積累和大量成功案例，目前CoWoS封裝技術已迭代到了第5代。

審核編輯：黃飛