2023年8月23日-24日，elexcon2023深圳國際電子展暨 SiP China 2023第七屆中國系統級封裝大會在深圳順利召開。芯和半導體創始人、CEO凌峰博士領銜本屆主席團，全產業鏈洞察Chiplet實現的挑戰和機會。

“近年來，先進封裝技術的內驅力已從高端智能手機領域演變為高性能計算和人工智能等領域，當前集成電路的發展受存儲、面積、功耗和功能四大方面制約，以芯粒( Chiplet)異構集成為核心的先進封裝技術，將成為集成電路發展的關鍵路徑和突破口。本屆大會將重點關注異構集成Chiplet技術、先進封裝與SiP的最新進展，推動異構集成解決方案和產品的落地。”

凌峰博士作為本屆大會主席，在開場主旨演講中帶領大家一起回顧了中國系統級封裝大會過去六年的歷程：這六年我們一起見證了中國SiP行業的成長，從長三角到大灣區，蓬勃發展；這六年我們一起見證了SiP封裝技術的持續革新，從2D到2.5、3D，從手機射頻前端應用為主的SIP, 到HPC高性能計算驅動的異構集成、Chiplets。中國系統級封裝大會已經成為中國SiP生態圈最重要的年度聚會之一，作為最新的第七屆大會，我們集合了各個細分行業的領先企業，以Chiplet的實現為核心，從設計、制造的兩極入手，設置了六個專業的分論壇，全產業鏈洞察Chiplet實現的挑戰和機會。

隨著超高性能計算和人工智能芯片對算力的訴求越來越大，傳統SoC（System on Chip）正大步走向新型SoC（System of Chiplets）的設計。Chiplets相比傳統SoC優勢集中在：

更小的芯粒尺寸，帶來更高的良率，并突破光罩尺寸的限制，降低制造成本

芯粒具有更多的工藝節點選擇，可以將最佳節點實現的芯粒進行混合集成

硅IP復用，提高研發效率，攤薄NRE成本，縮短上市周期

凌峰博士在主旨演講中和大家分享了《Chiplet產業的發展和現狀》。

多芯片Chipets系統正在加速發展，多芯片系統設計5年內可達5倍增長，5年后將有10%以上的先進設計是多芯片系統結構，先進系統的功能和集成度將達到新的水平。由先進封裝驅動出眾多的創新能力和差異化競爭優勢，導致多個細分市場目前已采用多芯片集成系統，目前全球已有超過100多個成功案例，在CPU, 在AI, 在FPGA, 在游戲，在汽車等領域大放異彩。

然而，Chiplets系統從單芯片系統轉換為多芯片異構集成系統，對于設計公司來說面臨的最大的考驗是“復雜大芯片”的系統的拆分、組合、架構規劃，這不僅是一個技術問題，也是一個產品線規劃問題。

架構師需要考慮的不再只依賴工藝和架構等少數幾個維度，而是：如何把大規模芯片拆分好(需要考慮Chiplet間訪問頻率、帶寬、緩存一致性等）；如何基于先進封裝將功能芯片組合在一個結構中實現最佳PPAC或不同產品組合（需要考慮滿足對不同領域、不同場景對于信息傳輸速度、功耗、散熱、成本等要求）；如何選擇合適的工藝制程、封裝技術、系統集成、互聯協議（需要考慮Known-good-die、測試、封裝結構、良率、成本等因素）；具體到設計實現方面，如何實現多芯片系統的架構探索、設計實現、可靠性仿真分析的系統級協同設計和分析，達到先進封裝的Chiplet多芯片系統的高效高質實現。

設計之外的另一端，先進封裝技術是Chiplet實現的保證。目前集成面積已經可以達到2.5倍的晶圓掩膜尺寸Reticle size，預計2024年這個尺寸可進一步擴展到4倍。多家國際晶圓廠已經推出了量身定做的先進封裝平臺并實現量產，國內的Chiplet制造企業也正摩拳擦掌，推動Chiplet的盡快落地。

凌峰博士在演講的最后聯合此次大會的主席團成員，倡導Chiplet產業鏈企業加強合作和串聯，一起抓住機遇，壯大國內Chiplet生態。

芯和半導體在大會同期舉行的elexcon深圳國際電子展的Chiplet專區，展示芯和半導體2.5D/3DIC Chiplet仿真全流程EDA平臺。這是一個針對Chiplet的完整的SI/PI/多物理場分析解決方案，具有以下優勢：

1.完全自主開發的仿真引擎

2.優異的跨尺度仿真能力

3.AI驅動的網格剖分技術

4.云計算加載的分布式并行計算能力

5.支持裸芯片、中介層和基板的聯合仿真





審核編輯：劉清