內容提要

●完整的背面布線解決方案，助力面向移動、汽車、人工智能和超大規模應用的下一代高性能芯片設計

●Cadence SF2 數字全流程包括用于 nTSV 優化的先進技術

● 背面實現流程已在 SF2 測試芯片的成功流片中證實了其價值

中國上海，2023 年 7 月 10日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套完整的、經過認證的背面實現流程，以支持 Samsung Foundry 的 SF2 制程節點。這是 Cadence 和 Samsung Foundry 的最新合作成果，使客戶能利用 Cadence數字全流程和相應的制程設計套件 （PDK），加速實現下一代移動、汽車、AI 和超大規模芯片的設計創新。這一流程已實現一個 2nm 測試芯片的成功流片，有力證實了它的應用價值。

Cadence 完整的 RTL-to-GDS 流程針對 Samsung Foundry 2nm 工藝技術經過優化，該流程包括 GenusSynthesis Solution、InnovusImplementation System、Integrity3D-IC 平臺、QuantusExtraction Solution、PegasusVerification System、VoltusIC Power Integrity Solution、TempusTiming Signoff Solution 和 Tempus ECO Option。背面布線改善了 PPA 結果，減少正面層的走線擁堵，可用于電源分配網絡、時鐘樹和信號布線。相應地，Innovus Implementation System 的四個引擎也針對 Samsung Foundry 2nm 工藝經過優化：

1

Innovus GigaPlace 引擎可自動放置并合法化一個納米硅通孔（nTSV）結構，允許在正面和背面層之間的連接。

2

Innovus GigaOpt 引擎將背面層用于對于時序來說關鍵的長布線，以提高芯片性能。

3

Innovus NanoRoute 引擎原生性地支持基于技術庫交換格式（Tech LEF）規則的背面布線。

除了支持 SF2 技術的 Innovus Implementation System 引擎功能外，Quantus Extraction Solution 也完全支持背面層，使得 Tempus Timing Solution 能夠在有正面和背面層的混合設計上簽核，減少電源分配網的電壓降，提高正面金屬層的可布線性。

“通過與 Cadence 的持續合作，我們一直在尋找新的方法來幫助雙方的共同客戶加速實現下一代設計創新，”Samsung Electronics 代工廠設計技術團隊副總裁 Sangyun Kim 說，“此背面設計流程獲得了Cadence數字流程的完全支持，其成功推出讓客戶收獲了我們先進 SF2 技術的獨特優勢。”

“我們與 Samsung Foundry 在完整的 RTL-to-GDS 流程和 SF2 技術方面的合作取得了豐碩的成果，助力設計人員更快將產品推向市場，”Cadence 數字與簽核事業部副總裁 Vivek Mishra 表示，“我們已經看到了成功流片，期待客戶能夠利用我們的最新技術成功打造更多出色的設計。”

要了解更多關于

Cadence 先進節點數字解決方案信息，請訪問

www.cadence.com/go/advnddigitalsf2

（您可復制至瀏覽器或點擊閱讀原文打開）

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現實。Cadence 的客戶遍布全球，皆為最具創新能力的企業，他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網站 www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。