国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

技術資訊 I 面向電路的噪聲耦合抑制技術

深圳(耀創)電子科技有限公司 ? 2022-12-12 11:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文要點


電子產品中有許多噪聲源,可能出現在系統內部和外部。

噪聲耦合抑制技術在電路設計層面和物理布線中實施,以抑制特定的噪聲源。

可以通過布線前和布線后仿真來評估噪聲耦合抑制技術的有效性。

任何在示波器上仔細觀察過低電平信號讀數的人都會熟悉電子電路中可能出現的噪聲。出現的各種固有的噪聲源在低信號電平下十分明顯。在其他以典型邏輯電平運行的系統中,由于電磁干擾和電路之間的耦合,會產生外在噪聲。這些噪聲源都需要一個特定的電路或策略來降低耦合強度或減少噪聲,或兩者兼而有之。

噪聲耦合抑制技術涉及設計特定電路、使用特定的器件,或在物理布線中放置一些結構來抑制特定的噪聲源。對于 PCB 設計師來說,修改物理布線以盡量抑制各種噪聲源非常簡單。本文將介紹可以使用哪些工具來抑制系統中不同類型的噪聲。

將噪聲耦合抑制技術與噪聲源相匹配

噪聲通常是指出現在互連或電路中的任何不需要的信號,并且可以有多個來源。有時,除非掌握必要的信息,否則很難為特定的噪聲確定具體的來源。當在電路或互連中檢測到噪聲時,最好了解是哪種耦合機制帶來了不必要的噪聲。

所有的電子噪聲最后都會導致在接收器上讀到不需要的信號,這意味著某種機制在受干擾電路或互連中誘發了一些電壓/電流噪聲通過三種可能的機制耦合:

傳導:由于噪聲源和受干擾電路之間的直接接觸,在一個電路中產生的任何噪聲電流都可以傳導到另一個電路。

電場耦合:一般是指由于電場的存在而在電介質中感應出位移電流。在電路模型方面,電場耦合指的是通過寄生電容耦合。

磁場耦合:變化的磁場可以通過法拉第定律在導體中誘發電流,而不需要噪聲源和受干擾電路之間有直接接觸。

第一種被稱為傳導型 EMI,它依賴于噪聲源和受干擾互連/電路之間的直接接觸。后兩種會將輻射型 EMI 耦合到電路中,這是指沒有傳導到受干擾電路或互連的噪聲。

由于輻射型 EMI 可以誘發電流和電壓,一開始的輻射型 EMI 可以作為傳導型 EMI 被接收。這意味著有兩種方法來消除電子電路中的噪聲:

防止輻射型 EMI 以電容和電感方式誘發電路中的噪聲。

抑制任何傳導型 EMI,不管它是如何在電路中產生的。

接下來了解一下可以抑制電子系統中這兩種類型噪聲的布線策略。

濾波電路

濾波電路是消除傳導型 EMI 的經典方法,因為濾波器直接作用于電路中的電壓/電流。濾波器可以是寬帶的,如低/高通濾波器,或極窄帶的,如陷波濾波器。EMI 濾波器可以是單一器件,如共模扼流圈,或是涉及多個器件的復雜電路。這些電路可以針對單一頻率或較寬的頻率范圍來使用。

24aa6cce-7889-11ed-b116-dac502259ad0.png

濾波電路可以消除源自輻射型 EMI 的傳導型 EMI。通過這種方式,濾波電路抑制了來自電路 1 和電路 2 的任何噪聲耦合。

印刷屏蔽結構

這個方法聽起來略顯陌生,但它通常是指 PCB 上任何可以對輻射型 EMI 提供屏蔽的結構。這些結構的目的是改變 PCB layout 中的寄生效應,從而阻斷電磁感應的電流。這種結構的例子包括:

電子帶隙結構

表層覆銅接地

額外的平面層

沿著波導或天線饋線等重要互連的過孔柵欄

重新設計互連結構

這種方法的目標是抑制導致磁耦合或電耦合的寄生效應。要成功做到這一點,需要從物理布線中提取寄生電容和電感的模型。互連阻抗取決于自電感和自電容的值,而寄生效應總是會導致互連阻抗與期望值有所偏差。一些額外的印刷結構或重新設計互連的幾何形狀有助于減少寄生效應,并減少通過輻射型 EMI 耦合到互連的任何噪聲的強度。

總結

綜上所述,沒有哪種特定的技術可以抑制所有形式的噪聲耦合。在系統中使用哪種具體的噪聲耦合抑制技術,取決于所涉及的特定噪聲源和電路間耦合的功率。我們通過下列表格對上文討論的噪聲源和抑制方法進行了簡要總結。

24c36954-7889-11ed-b116-dac502259ad0.png

如果有了合適的降噪技術,并準備在系統中進行驗證,最好在做原型設計之前使用仿真來對設計進行評估。傳導型 EMI 可以在電路仿真中用 SPICE 進行檢查。對于其他噪聲源而言,除非有一個準確的電路模型來描述系統,否則無法在電路層面上進行檢查。因為這些其他的抑制機制取決于精確的物理布線,所以需要用 3D 場求解器來全面評估許多噪聲抑制技術的有效性。對于 PCB 設計工程師來說,最好的場求解器應用可以直接在 PCB 設計工具內使用,并能直接根據布線數據運行模型。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 電子產品
    +關注

    關注

    6

    文章

    1300

    瀏覽量

    61088
  • 電路
    +關注

    關注

    173

    文章

    6075

    瀏覽量

    178374
  • 噪聲
    +關注

    關注

    13

    文章

    1156

    瀏覽量

    49223
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    技術資訊 I 如何識別同步開關噪聲

    本文要點集成電路與PCB中均存在可能由開關數字信號激發的寄生效應。所有高速數字集成電路都會產生一定的同步開關噪聲噪聲的強度由集成電路結構和
    的頭像 發表于 02-13 16:26 ?82次閱讀
    <b class='flag-5'>技術</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 如何識別同步開關<b class='flag-5'>噪聲</b>

    技術資訊 I 容性耦合噪聲抑制方法如何減少串擾

    。常用的容性耦合噪聲抑制方法是采用屏蔽裝置,例如法拉第籠,可有效減少耦合干擾。#電路中的模擬信號有時與數字信號會發生混合。多數情況下,這種混
    的頭像 發表于 01-23 20:07 ?141次閱讀
    <b class='flag-5'>技術</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 容性<b class='flag-5'>耦合</b><b class='flag-5'>噪聲</b><b class='flag-5'>抑制</b>方法如何減少串擾

    單片機抗干擾技術的常用方法

    電源端并盡量粗短,否則,等于增大了電容的等效串聯電阻,會影響濾波效果。 (5)布線時避免90度折線,減少高頻噪聲發射。 (6)可控硅兩端并接RC抑制電路,減小可控硅產生的噪聲(這個
    發表于 01-14 06:17

    薄膜射頻/微波定向耦合技術解析

    薄膜射頻/微波定向耦合技術解析 在射頻和微波電路設計領域,定向耦合器是不可或缺的關鍵組件,它在信號監測、功率分配等方面發揮著重要作用。今天,我們就來深入探討一下薄膜射頻/微波定向
    的頭像 發表于 12-23 17:45 ?665次閱讀

    噪聲測量的關鍵技術方法與精度控制策略

    本文闡述了高速電路與低功耗系統中噪聲測量的關鍵技術,包括設備選型、環境優化及參數設置,強調精度控制與干擾抑制
    的頭像 發表于 10-30 14:10 ?450次閱讀

    在高密度高功率設計中采用Pickering公司新型靜電屏蔽技術, 有效抑制噪聲干擾

    Electronics升級了其144系列大功率舌簧繼電器,新增配備靜電屏蔽結構的衍生型號。該系列產品額定功率高達?80w,以0.25英寸間距可緊密排布。新增靜電屏蔽層集成于開關元件與線圈之間,可有效抑制噪聲干擾,防范線圈驅動電路
    的頭像 發表于 10-29 09:22 ?3519次閱讀
    在高密度高功率設計中采用Pickering公司新型靜電屏蔽<b class='flag-5'>技術</b>, 有效<b class='flag-5'>抑制</b><b class='flag-5'>噪聲</b>干擾

    技術資訊 I 感應電能傳輸系統中的磁耦合電路

    系統性能的因素包括頻率和磁耦合電路參數,例如線圈間距、線圈尺寸以及線圈環路直徑。傳統有線電能傳輸系統中雜亂的電線與電纜不僅使用不便,有時還存在安全隱患且占用空間。
    的頭像 發表于 10-24 21:01 ?368次閱讀
    <b class='flag-5'>技術</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 感應電能傳輸系統中的磁<b class='flag-5'>耦合</b><b class='flag-5'>電路</b>

    村田磁珠電感:高頻噪聲抑制解決方案

    村田磁珠電感作為高頻噪聲抑制的核心元件,憑借其鐵氧體材料特性、寬頻帶阻抗設計及小型化封裝,成為電源、信號線及射頻電路中解決EMI問題的理想方案。以下從技術原理、產品特性、選型要點及應用
    的頭像 發表于 10-20 15:58 ?677次閱讀

    如何減小DAC電路耦合影響?

    減小DAC(數模轉換器)電路耦合影響是確保信號精度和穩定性的關鍵,尤其在高頻、高分辨率或低噪聲應用中。耦合影響可能來自電源噪聲、數字信號干
    發表于 07-29 09:39

    如何抑制電子電路中的噪聲

    在電子電路的運行過程中,噪聲如同不速之客,嚴重干擾信號的正常傳輸與處理,影響電路性能甚至導致系統故障。如何有效抑制電子電路中的
    的頭像 發表于 05-05 10:04 ?1850次閱讀

    HMC1113LP5E GaAs MMIC I/Q下變頻器技術手冊

    的鏡像抑制性能。 HMC1113LP5E采用LNA,后接由LO緩沖器放大器驅動的鏡像抑制混頻器。 該鏡像抑制混頻器使得LNA之后無需使用濾波器,并可消除鏡像頻率下的熱噪聲。 它具有
    的頭像 發表于 04-01 13:57 ?1078次閱讀
    HMC1113LP5E GaAs MMIC <b class='flag-5'>I</b>/Q下變頻器<b class='flag-5'>技術</b>手冊

    開關電源的共模干擾抑制技術-開關電源共模電磁干擾(EMI)對策詳解

    開關電源的共模干擾抑制技術|開關電源共模電磁干擾(EMI)對策詳解 0 引言 由于MOSFET及IGBT和軟開關技術在電力電子電路中的廣泛應用,使得功率變換器的開關頻率越來越高,結構
    發表于 03-27 15:07

    技術資訊 | CMOS 噪聲容限值

    在描述高速運行的數字系統時,噪聲容限是最重要的參數之一。通常情況下,噪聲容限定義了I/O引腳上或接口中可接受的噪聲水平。在數字電子技術領域,
    的頭像 發表于 03-14 18:14 ?1521次閱讀
    <b class='flag-5'>技術</b><b class='flag-5'>資訊</b> | CMOS <b class='flag-5'>噪聲</b>容限值

    解決電路噪聲難題:《電路噪聲防護與優化設計技術白皮書》工程師必備的全面指南

    解決電路噪聲難題:工程師必備的全面指南 ——立即下載《電路噪聲防護與優化設計技術白皮書》 在高速化、高密度化的電子設計中,
    的頭像 發表于 03-14 15:57 ?1330次閱讀

    開關電源的共模干擾抑制技術|開關電源共模電磁干擾(EMI)對策詳解

    電流的耦合路徑示意圖 圖2 提出的共模噪聲消除方法 本文以單端反激電路為例,介紹基于補償原理的共模干擾抑制技術在功率變換器中的應用。圖3
    發表于 03-08 10:18