事實證明，將多個 die 或 Chiplet 集成到同一個封裝里跟將它們集成到同一個 die 上有很大不同，在同一個 die上，所有模塊都是在同一個節(jié)點(diǎn)上使用相同的工藝開發(fā)的。

隨著設(shè)計變得更加異構(gòu)和細(xì)分化，Chiplet 需要在系統(tǒng)環(huán)境中進(jìn)行建模、適當(dāng)?shù)钠矫嬉?guī)劃、驗證和調(diào)試，而非僅作為單獨(dú)的組件。這通常始于高層次抽象的系統(tǒng)的完整規(guī)范。然后再將規(guī)范分成塊并分配給各個設(shè)計人員，同時優(yōu)化他們的設(shè)計。最后，將所有子系統(tǒng)作為一個整體重新組合、驗證和測試。

在最簡單的設(shè)計中，只有很少的 Chiplet 和相對簡單的互連，設(shè)計過程類似于具有幾個大塊的 SoC。“不同的團(tuán)隊就形狀和面積、引腳位置及其連接等問題達(dá)成一致，” Siemens Digital Industries Software的 DRC 應(yīng)用和 Calibre 設(shè)計解決方案營銷總監(jiān) John Ferguson 說。“至少對于數(shù)字設(shè)計而言，這種方法擴(kuò)展了現(xiàn)有的布局布線技術(shù)。但隨著每個額外的 Chiplet 或互連的添加，它會變得更加復(fù)雜。”

最初，向異構(gòu)架構(gòu)的轉(zhuǎn)變是由系統(tǒng)公司推動的，這些系統(tǒng)公司希望提高其特定數(shù)據(jù)類型的性能，同時盡可能節(jié)省能源。現(xiàn)在，隨著芯片制造商尋求將這種級別的功率和性能優(yōu)化擴(kuò)展到更多市場，他們正在尋找方法來標(biāo)準(zhǔn)化和簡化這種優(yōu)化，并使其更具成本效益。

Synopsys 營銷高級總監(jiān) Shekhar Kapoor 說：“正在發(fā)生的根本性宏觀變化是硅的顛覆。“直到最近，生活還是美好的，你可以指望轉(zhuǎn)移到下一個節(jié)點(diǎn)來實現(xiàn)性能和功能優(yōu)勢。但是現(xiàn)在這些好處正在減少并且成本高得令人望而卻步，因此你真的必須考慮分解，并從成本的角度看待異構(gòu)集成。分解本質(zhì)上是將單個芯片拆分為多個芯片，這是推動多芯片設(shè)計的主要變化。這與整個 IP 重用概念相結(jié)合。chiplet 采取了一種曾經(jīng)是主要芯片內(nèi)部的塊的形式。現(xiàn)在，如果你將一個芯片分成多個裸片，其中一個塊或裸片就是一個 Chiplet ，你基本上可以在下一個設(shè)計中重復(fù)使用它。

不過，這需要一種不同的芯片設(shè)計思維方式。“一旦你從業(yè)界正在做的單一單片芯片轉(zhuǎn)向多 Chiplet 設(shè)計，你首先需要將系統(tǒng)級聚合工具的概念引入流程，”產(chǎn)品負(fù)責(zé)人 John Park 說。Cadence 定制 IC 和 PCB 集團(tuán)管理集團(tuán)總監(jiān)。“你不是在設(shè)計一件事。你正在設(shè)計多個事物、多個 Chiplet 及其封裝排列的組合。”

優(yōu)化 Chiplet到 Chiplet 的連接至關(guān)重要。但它也需要在其他芯片和 IP 以及潛在的其他系統(tǒng)的背景下看待。

“你需要在系統(tǒng)級別——而不是芯片級別——驗證 Chiplet A 通過封裝正確連接到 Chiplet B，”Park 說。“這就是我所理解的系統(tǒng)級設(shè)計的轉(zhuǎn)變。這是遠(yuǎn)離單芯片的第一步。這是你必須做的第一件事 —— 安裝一個允許你組裝系統(tǒng)并對其進(jìn)行優(yōu)化的工具。它將成為你驅(qū)動系統(tǒng) LVS（布局與原理圖）的黃金網(wǎng)表，這一點(diǎn)至關(guān)重要。系統(tǒng) LVS 人員經(jīng)常在他們的流程進(jìn)行到一半時說，“我要如何驗證這個？” 如果他們沒有以正確的方式開始設(shè)計，他們就會發(fā)現(xiàn)自己遇到很多麻煩。”

最大的挑戰(zhàn)和限制涉及設(shè)計的功率、熱、應(yīng)力和 EM-IR 元素。

“只有兩個維度，這些問題更容易解決，”Ferguson。“但是連接 Chiplet 的堆疊或復(fù)雜方式越多，這些挑戰(zhàn)就越困難。我希望我們會達(dá)到這樣一個地步，其中每一個都有限制，有一些合理的保護(hù)帶來防止出現(xiàn)問題。但是，由于連接這些東西的方式有這么多不同的可能組合，因此需要確定更多的約束條件，因此它變得更加復(fù)雜，并且涉及到每個堆疊/連接的項目。”

另一個考慮因素是，多模塊并不總是意味著 Chiplet。“有時是裸片，有時是 Chiplet，”Park 說。“直到大約三年前，它還是multi-chip modules （MCM）。現(xiàn)在我們說的是multi-die modules。它是關(guān)于將芯片從他們的封裝組件中取出并將裸芯片安裝在層壓基板上，這就是系統(tǒng)級封裝 （SiP）/MCM 模塊。這并不會因為我們進(jìn)入 Chiplet的世界而消失。”

圖 1：SiP/MCM與基于chiplet的（異質(zhì)集成）架構(gòu)的對比。資料來源：Cadence

智能手機(jī)多年來一直采用 SiP，尤其是 RF 和模擬組件。“這當(dāng)然是異構(gòu)整合，”Park 說。“但我們不關(guān)心它們是在什么節(jié)點(diǎn)上構(gòu)建的，它們是基于什么技術(shù)構(gòu)建的。過去，我們只是不使用異構(gòu)集成這個詞。”

Chiplet 是這種方法的下一個增長階段。“我們希望嘗試圍繞 Chiplet空間創(chuàng)建一些標(biāo)準(zhǔn)化，因為它真的很新，而且看起來很重要 - 不僅在數(shù)字領(lǐng)域，而且在堆棧內(nèi)存方面也是如此，”應(yīng)用程序開發(fā)大師 Matthew Ozalas 觀察到是德科技的工程師和科學(xué)家。“當(dāng)我們展望無線 6G 系統(tǒng)時，Chiplet 可能是實現(xiàn)這一目標(biāo)的唯一途徑。通常在進(jìn)化中發(fā)生的事情是它從較低的層次或數(shù)字開始，因為芯片已經(jīng)可以用功能塊構(gòu)建。最后一個前沿領(lǐng)域始終是高頻 RF 微波，看起來 Chiplet 也會如此。”

原因是這種高頻射頻不是標(biāo)準(zhǔn)化的設(shè)計流程。“如果你看看數(shù)字芯片，這些芯片中有數(shù)十億個晶體管，沒有人可以在那里進(jìn)行晶體管級別的設(shè)計，”O(jiān)zalas 說。“所以人們構(gòu)建了這些功能塊，并將它們很好地集成在一起。例如，他們將在他們的數(shù)字芯片中構(gòu)建一個加法器塊并將這些塊粘在一起。他們已經(jīng)在進(jìn)行這種塊功能/塊級設(shè)計。如果你是一名數(shù)字設(shè)計師，那么你并不是真正在使用晶體管。你真正遇到晶體管的唯一一次是當(dāng)你遇到可靠性問題時，或者當(dāng)其中一個晶體管出現(xiàn)問題時它吸收了太多電流或變得太熱，或者導(dǎo)致你的各種閂鎖問題出現(xiàn)問題。模擬緊隨其后，并且還有一組功能塊。然后，當(dāng)我們談到射頻和微波時，幾乎全是晶體管。那里的設(shè)計人員正在研究晶體管。這是非常一觸即發(fā)的。盡管我們希望系統(tǒng)中有一個低噪聲放大器，但這些組件是高頻的。它們確實是功能塊，但不是那么標(biāo)準(zhǔn)。如果晶體管拓?fù)浼夹g(shù)發(fā)生變化，這些東西不會隨之縮小。所以一切都需要改變。” 如果晶體管拓?fù)浼夹g(shù)發(fā)生變化，這些東西不會隨之縮小。所以一切都需要改變。” 如果晶體管拓?fù)浼夹g(shù)發(fā)生變化，這些東西不會隨之縮小。所以一切都需要改變。”

他說，這就是高頻塊最終成為最后邊界的原因。“它無處不在，Chiplet 也是如此。如果你要構(gòu)建 Chiplet，則可以構(gòu)建具有高頻電路的功能塊。但將它們放在一起，讓它們完美地工作更難。”

成本也是 Chiplet 越來越多的考慮因素。“人們正在為摩爾定律的終結(jié)而設(shè)計，”Cadence‘s Park 說。“他們正在從單片、巨大的 SoC 和 ASIC 轉(zhuǎn)向分解或模塊化的方法，在這種方法中，這些大芯片上的 IP 已被分解為 Chiplet。在這里，每個 Chiplet也可以根據(jù)最有意義的技術(shù)進(jìn)行設(shè)計。”

這在某些方面簡化了事情，因為 PCIe 或 SerDes 等傳統(tǒng) I/O 仍然可以與前沿邏輯結(jié)合使用。“這可能不會改變你在電路板上使用的東西與你在裸片上使用的東西之間的 I/O 連接，”Cadence IP 組產(chǎn)品營銷組總監(jiān) Wendy Wu 說。“但對于 Chiplet方法，設(shè)計團(tuán)隊會使用更多新興的 die-to-die I/O，它的功耗非常低，五年前可能還不存在。”

Chiplet通常并排集成，但它們也可以使用中介層或 3D-IC 堆疊在 2.5D 封裝中。Park 預(yù)計硅中介層封裝不會繼續(xù)下去，并相信有機(jī)中介層和互連橋會得到推動。

多個模塊的額外問題

Multiple-die 系統(tǒng)的一個重要考慮因素是協(xié)同設(shè)計。“當(dāng)工程團(tuán)隊開始將這些系統(tǒng)組裝成組件時，他們無法知道限制是什么，直到他們定義了該組裝系統(tǒng)將是什么，”Siemens Digital 的 Calibre 接口和 mPower 產(chǎn)品管理高級總監(jiān) Joseph Davis 說行業(yè)軟件。“人們現(xiàn)在最想做的事情之一就是將來自不同制造商的 Chiplet組合在一起。這變成了一個系統(tǒng)問題，所有的模型和限制現(xiàn)在都來自不同的代工廠并流向第三方。從 IP 的角度來看，這是非常具有挑戰(zhàn)性的。如果你真的想從集成的角度突破你能做的事情的界限。

鑒于當(dāng)今的復(fù)雜程度，每個堆棧都是獨(dú)一無二的。“你不能只說適用于 2.5D 的內(nèi)容也適用于 3D，”Davis 指出。“當(dāng)你開始構(gòu)建這些東西時，你會遇到直接的技術(shù)兼容性問題。即使在一個代工廠內(nèi)，每次客戶說，’嘿，我想做這個堆棧，‘他們必須定義，’我想把這個芯片和這個芯片放在一起，然后把這個芯片和這個中介層放在一起。然后，該代工廠必須與所涉及的 EDA 供應(yīng)商合作，以提供所有相關(guān)的抵押品。你不能只是拿標(biāo)準(zhǔn)的 PDK 并在它們周圍放一些打包線。”

Synopsys 的 Kapoor 認(rèn)為第一個挑戰(zhàn)是為心目中的產(chǎn)品定義規(guī)范。“例如，這可能是你的下一個移動設(shè)計或下一個數(shù)據(jù)服務(wù)器設(shè)計。所以現(xiàn)在你必須打破它。你怎么打破它？從系統(tǒng)功能的角度來看，硬件負(fù)責(zé)哪些部分？哪些部分由軟件處理？對于某些客戶來說，這很容易。這只是記憶凌駕于邏輯之上，或者說邏輯凌駕于記憶之上。但是當(dāng)你拆分邏輯時，它會使事情變得非常復(fù)雜。它分為許多部分。關(guān)鍵部件是什么？GPU、CPU 和 I/O。如何將它們放入理想的包裝中？將使用哪種互連結(jié)構(gòu)來幫助滿足某些限制和規(guī)范？這些決定過去非常簡單，只需在 PowerPoint 或 Excel 或 Visio 中完成。”

現(xiàn)在，更復(fù)雜的工具是探索目的所必需的。“這些工具必須更加復(fù)雜才能預(yù)先進(jìn)行一些分析，”Kapoor 說。“Thermal 是典型的例子。除非設(shè)計團(tuán)隊在進(jìn)行 PCB 封裝設(shè)計或系統(tǒng)設(shè)計，否則他們從來不會考慮熱問題。現(xiàn)在這些問題很早就出現(xiàn)了，所以他們在進(jìn)行早期架構(gòu)設(shè)計時必須開始將熱力作為一個約束來考慮。一旦你決定了如何拆分設(shè)計，那么從封裝和連接的角度來看，最佳和最具成本效益的配置是什么？你還會滿足你的 PPA 嗎？PPA 總是會存在，現(xiàn)在你被分割開來了。這怎么會出現(xiàn)在畫面中？

啟用Chiplet

在過去五年左右的時間里，衍生設(shè)計變得更具挑戰(zhàn)性。Siemens的 Davis說：“如果你采用了一項核心技術(shù)，就會開始一種更長的跨越式發(fā)展。” “然后是下一項新技術(shù)，再次將其翻倍。所以業(yè)界開始說，‘等等，那是不是說Chiplet，可以讓我做2個、4個甚至8個模塊，把它放在substrate上，而無需進(jìn)行新的流片？‘ 這一切都在組裝層面，而非硅，這非常有吸引力。”

這的確很有吸引力，但也并不簡單。對于初創(chuàng)公司甚至中型公司而言，這種方法的復(fù)雜性可能令人望而生畏。“對于一個單一裸片，有一大堆不同的集成商可以處理這種封裝模型和集成，并與代工廠合作。而現(xiàn)在你需要做一個自定義集合。能做到這一點(diǎn)的人要少得多。你現(xiàn)在是否將它帶到內(nèi)部來執(zhí)行此操作并驗證你的功能，因為現(xiàn)在在系統(tǒng)驗證方面需要做更多的工作？從系統(tǒng)的角度來看，可靠性驗證變得更加困難，自制還是外購決策也變得更加復(fù)雜。你的“做出”決定可能意味著雇用五個人而不是一個人。順便說一下，這個國家以前只有5個人有過這方面經(jīng)驗。這在很大程度上是一種引導(dǎo)性的努力。’嗨，我們需要找一些有 5 年以上 SiP 和 3D stacking 經(jīng)驗的人。嗯？？等等，這個技術(shù)好像剛開始不到3年。”

在芯片的預(yù)計使用壽命內(nèi)確保可靠性變得更具挑戰(zhàn)性。Kapoor 說：“因為你拆分了die，你現(xiàn)在有更多的互連，更多的接口，其中任何一個都可能失敗，任何一個都可能成為安全問題的切入點(diǎn)。” “關(guān)于KGD（known good die）有很多說法，但如何引入它的監(jiān)控部分，以及如何確保它在整個流程中都是可觀察的、可優(yōu)化的和可測試的？這些都是已經(jīng)出現(xiàn)的新挑戰(zhàn)。”

除此之外，工程團(tuán)隊要如何有效地完成以上這些工作？如果說單芯片設(shè)計很難，那么多芯片系統(tǒng)則需要新模型和標(biāo)準(zhǔn)化。

“ Chiplet的傳統(tǒng)工作方式是基于一些驅(qū)動和接收信號、處理 SD 和測試等的微緩沖器的 die-to-die 通信包裝器，”Cadence 的 Park 說。“我們在更大的芯片上看到了同樣的事情。但現(xiàn)在它們更小了，因為我們沒有一直延伸到電路板的大電容負(fù)載。這意味著你離開了諸如時序分析之類的世界，即觸發(fā)器到觸發(fā)器的時序，你在其中通過混合鍵在兩個不同的設(shè)備之間移動。在multiple-die設(shè)計中，需要驗證合規(guī)性，這可能基于 AIB、UCIe、BoW 或其他。有許多新興的 Chiplet標(biāo)準(zhǔn)，你現(xiàn)在需要驗證這些標(biāo)準(zhǔn)的信號完整性。你實質(zhì)上是通過一些具有正確信號行為的互連通道來驗證收發(fā)器到接收器，并且該接口上沒有太多抖動或噪聲。這使得信號完整性成為一個系統(tǒng)級問題，業(yè)界已經(jīng)這樣做了 40 多年。”

問題是芯片設(shè)計者不一定知道如何做到這一點(diǎn)。“數(shù)字方面的芯片設(shè)計人員只關(guān)心觸發(fā)器到觸發(fā)器的時序，這與理解信號完整性類型挑戰(zhàn)的重要性截然不同。出于所有這些原因，你需要把 multiple-die 設(shè)計和3D 異構(gòu)集成當(dāng)做一個系統(tǒng)來設(shè)計，而不是一個單片芯片。”

審核編輯 ：李倩