高性能計算(HPC)市場進入超預期的高速發展階段，先進封裝Advanced Packaging成為高性能運算芯片成功與否的關鍵技術。在第十四屆中國集成電路封測產業鏈創新發展高峰論壇(CIPA 2022)“高峰論壇”上，矽品研發中心副總經理王愉博博士與產業探討未來高性能計算的先進封裝發展趨勢。

數據處理需求激增，AI算力對于高性能計算GPU的需求日趨增長，芯片上的晶體管數量也以十倍的成長率迅速增長。為了滿足晶體管的數量，芯片的尺寸越來越大，但同時受限于radicle size而造成發展瓶頸。在摩爾定律趨緩，芯片的價格越來越高，良率因為芯片的尺寸增大而日益下降，小芯片Chiplet已成為先進封裝發展的重要趨勢。

王博士說明在最新一代Chiplet，依照不同的功能做區隔，使整體的速度效益達到明顯的提升?；蚴抢梅庋b體的形態把兩個相同的芯片相互串聯，發揮更高的效能，這種Chiplet表現方式可避免芯片因尺寸太大而造成晶圓廠制作的良率損失。無論Foundry或OSAT，都可以運用多種封裝相結合的方式整合，包含2.5D/3D IC封裝，以及FO-EB及FO-MCM封裝等，王博士詳細分析封裝形態如何把Chiplet運用在未來高性能運算。

UCLe產業聯盟

由日月光、AMD、Arm、Google Cloud、Intel、Meta、微軟(Microsoft)、高通(Qualcomm)、三星(Samsung)和臺積電(TSMC)等半導體業者共同組成UCIe(Universal Chiplet Interconnect Express)產業聯盟持續推動芯片互連(die-to-die interconnect)技術標準化和促進開放式Chiplet生態系統，目前已有超過40家公司加入聯盟，透過UCIe制定協定標準將可有效提高Chiplet生態系統整體效率，降低開發時間和成本。

日月光在封裝和互連平臺技術的專業知識，有助于確保UCIe提出的標準切實可行，并且在封裝制造具有商業可行性和成本效益。

審核編輯：湯梓紅