HBM（High Bandwidth Memory，高帶寬存儲）已成為現代高端FPGA的一個重要標志和組成部分，尤其是在對帶寬要求越來越高的現如今，DDR已經完全跟不上節奏。本篇將分享學習一下HBM的基本情況。

什么是HBM

高帶寬存儲（HBM）是三星、AMD和SK Hynix推出的基于3D堆疊同步動態隨機存取存儲器（SDRAM）的高速計算機內存接口。它使用在高性能圖形加速器、網絡設備、高性能數據中心AI ASIC和FPGA以及一些超級計算機中。（如NEC SX-Aurora TSUBASA和富士通A64FX） 第一款HBM芯片是由SK Hynix在2013年生產的，而2015年AMD首次研發了使用這種技術的GPU芯片。

2013年10月，JEDEC（電子器件工程聯合會）采用高帶寬內存作為行業標準。第二代HBM2，于2016年1月被JEDEC所承認。

HBM memory on an AMD Radeon R9 Nano graphics card‘s GPU package

HBM及其接口

HBM以比DDR4或GDDR5功耗更低，帶寬更高。這是通過堆疊8個DRAM die（3D集成電路）來實現的，包括可選的基die（通常是硅interposer）和memory控制器，該控制器通過硅通孔（TSV）和微突點（microbump）相互連接。HBM技術與Micron的Hyrid Memory Cube技術在原理上相似，但不是一回事。

與其他DRAM內存（如DDR4或GDDR5）相比，HBM內存總線非常寬。一個HBM stack由4個DRAM die（4-Hi）堆疊而成，并擁有8個128位信道（每個die上2個），總寬度為1024位。因此，具有四個4-Hi HBM stack的GPU將擁有4096位寬度的內存總線。相比之下，GDDR存儲器的總線寬度為32位，同樣16個信道則只具有512位存儲器接口。HBM支持每個package的容量最多為4GB。

HBM DRAM與具有分布式接口的主計算die進行緊密耦合。該接口被分為若干完全獨立的信道但信道間不一定完全同步。HBM DRAM使用wide-interface架構來實現高速、低功耗運算。HBM DRAM使用一個500MHz的差分時鐘CK_t/CK_c（其中后綴“_t”表示差分對的“真”或“正”分量，“_c”代表“互補”分量）。命令在CK_t，CK_c的上升沿進行寄存。每個信道接口管理一個128位的數據總線，以雙倍數據速率（DDR）運行。HBM支持每個pin上1GT/s的傳輸速率（傳輸1bit），提供128GB/s的總package帶寬。

HBM2

第二代高帶寬存儲，HBM2，該標準指定了每個stack多達8個die，將pin傳輸速率提高一倍來到2GT/s。保留1024位寬的存取，HBM2能夠達到每個package 256GB/s存儲帶寬。HBM2規范允許每個package容量高達8GB。HBM2對性能敏感的消費類應用，如虛擬現實，特別有吸引力。

HBM2 die

HBM2 Controller die

HBM2 規范演進

HBM2E

2018年底，JEDEC宣布了對HBM2規范的更新，增加了帶寬和容量。官方規范現在支持每堆棧高達307GB/s（2.5Tbit/s有效數據速率），盡管以此速度運行的產品已經問世。此外，該更新還增加了對12-Hi stack（12個die）的支持，使每個堆棧的容量高達24GB。2019年3月20日，三星宣布了他們的Flashbolt HBM2E，每stack 8個die，傳輸率為3.2GT/s，每stack可提供410GB/s帶寬。2019年8月12日，SK Hynix發布了他們的HBM2E，每stack8個die，傳輸速率為3.6GT/s，每stack可提供460GB/s帶寬。

HBM2E 和LPDDR5/4以及GDDR6對比

各類型存儲的平均器件功耗

下一代HBM

2020年底，Micron公司發布了下一代標準HBMnext并表示將全程參與JEDEC的標準制定工作，預計2022年面世。這個未來很有可能是HBM3的標準很可能還是服務于數據中心。

Intel在其Stratix10 MX上集成了HBM2接口。

Xilinx則是將HBM集成到了其Ultrascale+器件中。

近年來，FPGA廠商對HBM的態度甚至比GPU廠商還要積極，隨著數據中心上越來越高的性能要求，相信帶有HBM3的FPGA也會在不遠的未來和大家見面。

原文標題：現代高端FPGA的重要拼圖：HBM

文章出處：【微信公眾號：FPGA之家】歡迎添加關注！文章轉載請注明出處。